[发明专利]一种分布式指令执行单元的方法及系统在审
申请号: | 202011007561.6 | 申请日: | 2020-09-23 |
公开(公告)号: | CN112214241A | 公开(公告)日: | 2021-01-12 |
发明(设计)人: | 刘权胜;余红斌;刘磊 | 申请(专利权)人: | 上海赛昉科技有限公司 |
主分类号: | G06F9/30 | 分类号: | G06F9/30;G06F9/38 |
代理公司: | 上海邦德专利代理事务所(普通合伙) 31312 | 代理人: | 余昌昊 |
地址: | 201203 上海市浦东新区自由贸易试验区盛*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 分布式 指令 执行 单元 方法 系统 | ||
本发明涉及微电子技术领域,具体涉及一种分布式指令执行单元的方法及系统,本发明基于分布式执行单元A的思想,包括指令在译码器、重命名和指令分派阶段时,指令进入执行单元A执行。在执行单元A执行完成的指令,在指令分派阶段时,判断物理寄存器堆是否有空闲写端口,如果有空闲写端口,指针写回数据到物理寄存器堆,更新ROB,等待提交。如果没有空闲的物理寄存器堆写端口,指令进入保留站,并且翻译为MV指令,通过执行单元B的写端口,将指令结果写到物理寄存器堆。以较小的硬件为代价,增加执行单元A,执行单元A作为执行单元B的一个加速单元,可以提前执行数据准备好的指令,提高了流水线的执行效率。
技术领域
本发明涉及微电子技术领域,具体涉及一种分布式指令执行单元的方法及系统。
背景技术
微处理器经过50多年的发展,微处理器的架构伴随着半导体工艺经历了蓬勃的发展。从单核到物理多核及逻辑多核;从顺序执行到乱序执行;从单发射到多发射;尤其在服务器领域,不断的追求处理器的性能。
目前,服务器芯片基本都是超标量乱序执行架构,处理器的流水线如图1所示,每条指令都经历从取指单元到重排序缓存流水线,指令在保留站中取到数据,然后在执行单元中执行,执行完成写回物理寄存器,然后再通过公共总线forward数据到依赖指令。
超标量处理器的架构已经趋于成熟,因此,结合指令集的特点,进行架构的优化,提升微处理器的性能成为一种有效的手段。
发明内容
针对现有技术的不足,本发明公开了一种分布式指令执行单元的方法及系统,用于解决上述背景技术中存在的问题。
本发明通过以下技术方案予以实现:
第一方面,本发明公开一种分布式指令执行单元的方法,所述方法包括以下步骤:
S1从存储单元取出所要执行的指令依次经过预译码器和译码器;
S2指令重名后进入指令分派阶段,并在执行单元A中执行;
S3判断指令分派阶段物理寄存器堆是否有空闲写端口;
S4如果有空闲写端口,指针写回数据到物理寄存器堆,更新ROB,等待提交;
S5如果没有空闲的物理寄存器堆写端口,指令进入保留站,并且翻译为MV指令,通过执行单元B的写端口,将指令结果写到物理寄存器堆。
更进一步的,所述执行单元A包含加减法指令执行单元、移位指令执行单元、逻辑运算指令执行单元和分支指令执行单元。
更进一步的,所述执行单元A中,每个执行单元每个时钟周期执行一条指令,译码器、重命名和指令分派发送源操作数已经准好或者可以通过forward得到源操作数指令的请求执行信号,每个执行单元根据优先级关系仲裁,仲裁成功的指令进入执行单元执行。
更进一步的,所述执行单元A中,如果是译码器请求的指令执行完成,指令的结果和指令目的寄存器的逻辑寄存器编码forward到译码器,译码器根据逻辑寄存器进行比较,取到指令间的依赖数据;
如果指令是重命名或者指令分派的指令执行完成,指令的结果和指令的物理寄存器编码forward到重命名、指令分派和保留站。
更进一步的,所述执行单元A中执行的指令包括立即数、MV相关的指令,LUI指令和ADDI译码为MV指令时,指令的结果在执行单元A中可以直接forward到依赖指令;
加减法指令、移位指令、逻辑运算指令及分支指令,这类指令在执行单元中需要运算,根据重命名得到的物理寄存器,forward指令结果到依赖指令。
更进一步的,当译码器、重命名及指令分派阶段相同类型指令请求在执行单元A执行时,优先级关系为:指令分派重命名译码器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海赛昉科技有限公司,未经上海赛昉科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011007561.6/2.html,转载请声明来源钻瓜专利网。