[发明专利]用于利用零跳过的向量乘加的指令和逻辑

权利要求书

1.一种图形处理器，包括：

指令取出器，用于取出硬件宏指令，所述硬件宏指令具有断言掩码、重复计数和一组初始操作数，其中所述硬件宏指令用于对与一组矩阵相关联的输入执行一个或多个乘法和加法操作；

指令解码器，用于解码所述硬件宏指令并且生成用于执行一个或多个乘法和加法操作的一组硬件指令，所述一组硬件指令基于所述断言掩码和所述重复计数来生成；以及

处理资源，用于执行所述一组硬件指令，其中所述硬件宏指令在所述一组硬件指令的完成后被引退。

2.如权利要求1所述的图形处理器，其中，所述一组初始操作数包括目的地操作数和多个源操作数。

3.如权利要求2所述的图形处理器，其中，所述一组硬件指令包括一条或多条硬件指令，并且所述一条或多条硬件指令中的每一条用于使所述处理资源在单个周期中执行乘法和加法操作。

4.如权利要求3所述的图形处理器，其中，所述一条或多条硬件指令中的每一条用于在所述单个周期中对多个数据元素执行所述乘法和加法操作。

5.如权利要求4所述的图形处理器，其中，所述重复计数用于指示对于所述一组硬件指令要生成的硬件指令的最大数量。

6.如权利要求5所述的图形处理器，其中，为了生成所述一组硬件指令，所述指令解码器用于：

对于所述断言掩码内的活跃位，生成第一硬件指令；以及

对于所述断言掩码内的不活跃位，绕过对第二硬件指令的生成。

7.如权利要求6所述的图形处理器，其中，为了生成所述一组硬件指令，所述指令解码器附加地用于：

生成用于所述第一硬件指令的第一组操作数，所述第一组操作数用于指示用于由所述第一硬件指令使用的目的地寄存器和多个源寄存器，其中所述第一组操作数基于所述一组初始操作数和操作数偏移来生成。

8.如权利要求1-7中的任一项所述的图形处理器，其中，所述断言掩码包括用于与源操作数相关联的每个非零元素的活跃位。

9.一种用于在图形处理器上执行指令的方法，所述方法包括：

取出硬件宏指令，所述硬件宏指令具有断言掩码、重复计数和一组初始操作数，其中所述硬件宏指令用于对与一组矩阵相关联的输入执行一个或多个乘法和加法操作；

将所述硬件宏指令解码为经解码的硬件宏指令；

基于所述经解码的硬件宏指令生成一组硬件指令，所述一组硬件指令用于执行一个或多个乘法和加法操作，所述一组硬件指令基于所述断言掩码和所述重复计数来生成；

经由图形处理器的处理资源执行所述一组硬件指令；以及

在所述一组硬件指令的完成后引退所述硬件宏指令。

10.如权利要求9所述的方法，其中，所述一组初始操作数包括目的地操作数和多个源操作数。

11.如权利要求10所述的方法，其中，所述一组硬件指令包括一条或多条硬件指令，并且所述一条或多条硬件指令中的每一条使所述处理资源在单个周期中执行乘法和加法操作。

12.如权利要求11所述的方法，其中，所述一条或多条硬件指令中的每一条在所述单个周期中对多个数据元素执行所述乘法和加法操作。

13.如权利要求12所述的方法，其中，所述重复计数指示对于所述一组硬件指令要生成的硬件指令的最大数量。

14.如权利要求13所述的方法，其中，生成所述一组硬件指令包括：

对于所述断言掩码内的活跃位，生成第一硬件指令；以及

对于所述断言掩码内的不活跃位，绕过对第二硬件指令的生成。