[发明专利]时序分析方法、电路、装置及存储介质

说明书

本发明公开了一种时序分析方法、电路、装置及存储介质。其中，方法包括：基于多个第一反相器对单元，构建时钟树；所述时钟树用于向待分析元器件提供输入时钟；对所述时钟树和所述待分析元器件进行布线；对布线后所述待分析元器件的输入时钟的时序进行分析，得到分析结果；所述分析结果表征所述输入时钟的最小脉冲宽度大于或等于预设阈值。

技术领域

本发明涉及半导体技术，具体涉及一种时序分析方法、电路、装置及存储介质。

背景技术

随着工艺的不断进步，智能电子设备中的芯片单元的性能也逐步提高，例如，芯片单元的时钟频率越来越高。面对越来越高的时钟频率，芯片物理设计实现中的时序收敛将会是一个很大的挑战，尤其对于时钟的最小脉冲宽度的要求会异常严格。相关技术中，在芯片后端设计过程中，可以利用时序检查工具对时钟的最小脉冲宽度进行检查，当检查发现最小脉冲宽度违例时，需要对时钟的最小脉冲宽度进行修复，导致后端设计需要较长时间。

因此，亟需找到一种保证时钟的最小脉冲宽度不违例的技术方案。

发明内容

有鉴于此，本发明实施例期望提供一种时序分析方法、电路、装置及存储介质。

本发明的技术方案是这样实现的：

本发明实施例提供一种时序分析方法，所述方法包括：

基于多个第一反相器对单元，构建时钟树；所述时钟树用于向待分析元器件提供输入时钟；

对所述时钟树和所述待分析元器件进行布线；

对布线后所述待分析元器件的输入时钟的时序进行分析，得到分析结果；所述分析结果表征所述输入时钟的最小脉冲宽度大于或等于预设阈值。

上述方案中，所述对布线后所述待分析元器件的输入时钟的时序进行分析，包括：

确定所述时钟树输入的原始时钟的周期，并确定所述原始时钟经过所述时钟树中各个第一反相器对单元的第一上升时间和第一下降时间；

基于所述周期、第一上升时间和第一下降时间，对布线后到达所述待分析元器件的输入时钟的时序进行分析。

上述方案中，所述基于所述周期、第一上升时间和第一下降时间，对布线后到达所述待分析元器件的输入时钟的时序进行分析，包括：

基于所述原始时钟的周期，确定所述原始时钟的高电平脉冲宽度和低电平脉冲宽度；

基于所述高电平脉冲宽度，以及所述高电平脉冲对应的第一上升时间和第一下降时间，对所述高电平脉冲的最小脉冲宽度进行分析；

基于所述低电平脉冲宽度，以及所述低电平脉冲对应的第一上升时间和第一下降时间，对所述低电平脉冲的最小脉冲宽度进行分析。

上述方案中，所述方法还包括：

判断所述高电平脉冲的最小脉冲宽度和所述低电平脉冲的最小脉冲宽度是否均大于或等于预设阈值；

当确定所述高电平脉冲的最小脉冲宽度和所述低电平脉冲的最小脉冲宽度均大于或等于预设阈值时，确定所述输入时钟的最小脉冲宽度大于或等于预设阈值。

上述方案中，所述方法还包括：

当确定所述高电平脉冲的最小脉冲宽度和所述低电平脉冲的最小脉冲宽度中至少之一小于所述预设阈值时，对所述时钟树中最后一级的第一反相器对单元的时钟参数进行调整；

基于调整后的第一反相器对单元，重新构建所述时钟树。

上述方案中，所述方法还包括：

确定驱动能力等级大于或等于等级阈值的至少一个第二反相器对单元；其中，所述第二反相器对单元的驱动能力等级大于所述第一反相器对单元的驱动能力等级；