[发明专利]半导体封装件及其制作方法在审
| 申请号: | 202010987918.5 | 申请日: | 2020-09-18 |
| 公开(公告)号: | CN112542432A | 公开(公告)日: | 2021-03-23 |
| 发明(设计)人: | 吴东勳;金秀伦;南洲铉 | 申请(专利权)人: | NEPES株式会社 |
| 主分类号: | H01L23/367 | 分类号: | H01L23/367;H01L23/552;H01L23/31;H01L21/56;H01L21/60;H01L23/488 |
| 代理公司: | 北京英创嘉友知识产权代理事务所(普通合伙) 11447 | 代理人: | 桑传标 |
| 地址: | 韩国忠*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体 封装 及其 制作方法 | ||
本发明涉及一种半导体封装件及其制作方法,该半导体封装件耐冲击性得到改善,且散热及电磁波屏蔽性优秀。根据本发明的一实施方式,提供半导体封装件,所述半导体封装件包括:芯片,在所述芯片的一面设有接触垫;缓冲层,形成于所述芯片的一面;一个以上的配线图案,配置于所述缓冲层,与所述芯片的接触垫电连接,并延伸至所述芯片的外侧;外部衬垫,设置于所述配线图案,并与所述配线图案电连接;以及模具层,以包围与所述外部衬垫电连接的外部接线端子、所述芯片的另一面、侧面及所述缓冲层的侧面的方式形成,并形成至所述配线图案的另一面,所述模具层的高度高于所述芯片的一面的边角。
技术领域
本发明涉及半导体封装件及其制作方法,更详细地,涉及耐冲击性得到改善,且散热及电磁波屏蔽性优秀的半导体封装件及其制作方法。
背景技术
一般情况下,针对晶圆执行多种半导体工序后制作而成的半导体芯片而言,执行半导体封装件工序来制作半导体封装件。最近,为了节约半导体封装件的生产成本,提出了在晶圆级中执行半导体封装件工序,并以个别单位来对经由半导体封装件工序的晶圆级的半导体封装件实施个别化的晶圆级封装件技术。
另一方面,如图1所示,就这种半导体封装件而言,通过在半导体封装件的外侧突出而成的外部接线端子来安装于板中。
但是,这种半导体封装件可在运行或制作过程中裸露于物理冲击等,或者可裸露于由发热和冷却引起的热冲击等各种冲击中。
并且,在运行中产生的热被堆积的情况下,有可能发生运行错误甚至故障等问题,并且,存在可能因在运行过程中产生的电磁干扰(EMI)而使附近的元器件发生故障的危险。
发明内容
技术问题
本发明为了解决如上所述的问题而提出,本发明提供具有耐物力冲击或耐热冲击等结构的半导体封装件及其制作方法。
并且,本发明提供可实现散热及电磁干扰屏蔽的半导体封装件及其制作方法。
本发明所要解决的问题并不局限于以上所提及的技术问题,本发明所属技术领域的普通技术人员可通过以下的记载明确地理解未提及的其他技术问题。
解决问题的方案
为了解决所述技术问题,根据本发明的一实施方式,提供半导体封装件,包括:芯片,在所述芯片的一面设有接触垫;缓冲层,形成于所述芯片的一面;一个以上的配线图案,配置于所述缓冲层,与所述芯片的接触垫电连接,并延伸至所述芯片的外侧;以及模具层,模具层,以包围所述芯片的侧面的方式形成,高度高于所述芯片的一面的边角,并形成至所述配线图案的另一面。
本发明还可以包括绝缘层,所述绝缘层形成于所述缓冲层的外侧,并以覆盖围所述缓冲层及所述配线图案的方式形成。
所述半导体封装件可由所述绝缘层和所述模具层的热膨胀率的差异在0~25ppm/℃范围的材质形成。
所述绝缘层和所述模具层可在至少一部分区间直接相接触。
本发明还可以包括:外部接线端子,与外部装置传输电信号;外部衬垫,设置于所述绝缘层,并配置有所述外部接线端子;导电通孔,形成于所述外部衬垫和所述配线图案之间。
所述绝缘层的高度可具有10~50μm的范围。
所述导电通孔的高度可以为所述绝缘层的高度的0%至95%。
所述绝缘层及模具层可由非光敏性材质形成。
所述绝缘层和模具层可包含填充物,所述填充物的直径可以为所述绝缘层的厚度的1/4以下。
所述绝缘层及模具层借助激光来实现钻孔,所述绝缘层及模具层中借助激光来实现钻孔的部分的侧面倾斜而成使得其内径越靠近内侧越变小。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于NEPES株式会社,未经NEPES株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010987918.5/2.html,转载请声明来源钻瓜专利网。





