[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中，方法包括：第一衬底，所述第一衬底具有相对的第一面和第二面，所述第一衬底内还具有若干沿垂直于第一衬底表面的方向重叠排布且相互分立的第一掺杂区和第二掺杂区，且所述第一面暴露出所述第一掺杂区表面；位于所述第一衬底内的栅极，所述栅极自第一面朝向第二面延伸，每个栅极贯穿1个第一掺杂区以及1个第二掺杂区；位于所述第一面上的若干字线；位于所述第一面上的若干位线；位于所述第二面的若干电容，且每个电容在第二面的投影与1个第二掺杂区在第二面的投影至少部分重合。从而，降低了存储器的制造工艺难度，并提高了存储器的存储容量。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着现今科技快速的发展，半导体存储器被广泛地应用于电子装置中。动态随机存取存储器(dynamic random access memory，DRAM)属于一种挥发性存储器，对于储存大量数据的应用而言，动态随机存取存储器是最常被利用的解决方案。

通常，动态随机存取存储器是由多个存储单元构成，每一个存储单元主要是由一个晶体管与一个由晶体管所操控的电容所构成，且每一个存储单元通过字线与位线彼此电连接。

然而，现有的存储器结构中，由于电容与字线和晶体管之间还具有位线、以及与位线连接的导电结构，因此，为了使电容与字线和晶体管之间连接，形成电容结构与位线、以及与位线连接的导电结构之间需要互相避开，从而，导致存储器的存储阵列区中，电路布线复杂、制造工艺难度较大。

不仅如此，一方面，由于存储阵列区中的电路布线复杂，因此，电容以外的电路会占用较大面积，从而，导致存储器的存储密度下降，造成电容的存储容量变小。另一方面，由于电容的结构还会受到存储器的逻辑电路的结构影响，例如，逻辑电路中连接不同电路的插塞的高度等影响，因此，电容的高度会受到限制，导致电容的面积较小，从而，也会导致电容的存储容量变小。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，以降低存储器的制造工艺难度，并提高存储器的存储容量。

为解决上述技术问题，本发明的技术方案提供一种半导体结构，包括：第一衬底，所述第一衬底具有相对的第一面和第二面，所述第一衬底内还具有若干沿垂直于第一衬底表面的方向重叠排布且相互分立的第一掺杂区和第二掺杂区，且所述第一面暴露出所述第一掺杂区表面；位于所述第一衬底内的栅极，所述栅极自第一面朝向第二面延伸，每个栅极贯穿1个第一掺杂区以及1个第二掺杂区，所述栅极包括电极层、以及位于所述电极层与第一衬底之间的介质层，所述第一面暴露出所述电极层的顶面；位于所述第一面上的若干字线，每个字线位于至少1个电极层的顶面；位于所述第一面上的若干位线，每个位线还至少位于1个第一掺杂区表面，且若干所述字线和位线之间绝缘；位于所述第二面的若干电容，且每个电容在第二面的投影与1个第二掺杂区在第二面的投影至少部分重合。

可选的，所述电容包括第一电容电极层、位于第一电容电极层表面的电容介质层、以及位于电容介质层表面的第二电容电极层。

可选的，所述第一衬底内具有若干电容开口，所述电容开口在第二面的投影与1个第二掺杂区在第二面的投影至少部分重合，所述第一电容电极层位于所述电容开口的内壁面。

可选的，还包括：位于所述第一衬底内的隔离结构，所述隔离结构自第一面朝向第二面延伸，所述隔离结构位于相邻的第一掺杂区之间，所述隔离结构还位于相邻的第二掺杂区之间，所述第一面暴露出所述隔离结构顶面。

可选的，若干所述字线沿第一方向延伸，若干所述位线沿第二方向延伸，所述第一方向和第二方向相互垂直。

可选的，若干所述栅极沿所述第一方向和所述第二方向呈阵列排布，每个字线位于沿第一方向排列的1列开栅极的电极层的顶面，并且，在所述第二方向上，每个位线横跨1行栅极。