[发明专利]半导体器件及其制备方法

说明书

该发明公开了一种半导体器件及其制备方法，所述半导体器件的制备方法包括：提供半导体衬底，所述半导体衬底内形成有有源区和位于所述有源区之间的沟槽隔离结构；于所述有源区内形成第一凹槽；于所述第一凹槽内填充形成与所述有源区互为反型掺杂的反型多晶硅层；形成第二凹槽，所述第二凹槽贯穿所述多晶硅层和部分所述半导体衬底，保留位于所述第二凹槽侧面的部分所述反型多晶硅层；于所述第二凹槽内形成埋入式字线结构。根据本发明实施例的半导体器件制备方法，能够降低半导体器件的GIDL电流，提高半导体器件的性能和可靠性。

技术领域

本发明涉及半导体技术领域，具体涉及一种半导体器件及其制备方法。

背景技术

动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体装置，包括用于存储数据的存储单元阵列，以及位于所述存储单元阵列外围的外围电路组成.每个存储单元通常包括晶体管(字线)、位线和电容器。所述晶体管(字线)上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。

随着制程工艺的不断发展，晶体管的尺寸也越小，MOS器件的沟道电场强度是不断增强。随着DRAM的工艺节点来到20nm及以下，MOS器件的衬底漏电流和栅致漏极泄露(Gate-induced drain leakage，简称GIDL)电流问题也越来越严重，会导致字线晶体管开关特性漂移，器件性能及可靠性严重下降。

发明内容

本发明的目的在于提供一种半导体器件的制备方法，其所制备的半导体器件能够减小漏电流，提高性能。

为解决上述技术问题，本发明中提供了一种半导体器件的制备方法，包括：提供半导体衬底，所述半导体衬底内形成有有源区和位于所述有源区之间的沟槽隔离结构；于所述有源区内形成第一凹槽；于所述第一凹槽内填充形成与所述有源区互为反型掺杂的反型多晶硅层；形成第二凹槽，所述第二凹槽贯穿所述多晶硅层和部分所述半导体衬底，保留位于所述第二凹槽侧面的部分所述反型多晶硅层；于所述第二凹槽内形成埋入式字线结构。

根据本发明的一些实施例，在于所述有源区形成所述第一凹槽的步骤之前，包括以下步骤：于所述半导体衬底表面形成图形化的掩膜层。

根据本发明的一些实施例，所述第一凹槽的深度为20nm-150nm，所述第一凹槽的宽度为30nm-100nm。

根据本发明的一些实施例，所述第二凹槽的深度为50nm-300nm，所述第二凹槽的宽度为20nm-50nm。

根据本发明的一些实施例，所述形成埋入式字线结构包括：于所述第二凹槽的表面形成栅极氧化层；于所述栅极氧化层表面形成栅极阻挡层，所述栅极阻挡层覆盖所述栅极氧化层底面和部分侧面；于所述栅极阻挡层表面形成栅极导电层，所述栅极导电层填充部分所述第二凹槽；于所述栅极阻挡层和栅极导电层上形成绝缘填充层，所述绝缘填充层填充剩余所述第二凹槽。

可选地，所述形成栅极阻挡层和所述形成栅极导电层的步骤包括：于所述栅极氧化层表面形成初级阻挡层；于所述初级阻挡层表面形成初级导电层并填充所述第二凹槽；去除部分所述初级导电层和初级阻挡层，保留位于所述第二凹槽底部区域的部分初级导电层和初级阻挡层以形成所述栅极阻挡层和所述栅极导电层。

可选地，在去除部分所述初级导电层和初级阻挡层的步骤中，去除的部分所述初级导电层和所述初级阻挡层的高度为20nm-150nm。

可选地，所述栅极导电层和所述栅极阻挡层的上表面平齐，且所述栅极阻挡层的上表面不低于位于所述第二凹槽侧面的部分所述反型多晶硅层的下表面。

本发明还提出一种半导体器件。