[发明专利]包括存储器单元及选择栅极的组合件

说明书

本申请案涉及包括存储器单元及选择栅极的组合件。一些实施例包含一种组合件，其具有包含电介质层级及导电层级的存储器堆叠。选择栅极结构在所述存储器堆叠上方。沟槽延伸穿过所述选择栅极结构。所述沟槽沿着横截面具有第一侧及相对的第二侧。所述沟槽将所述选择栅极结构分成第一选择栅极配置及第二选择栅极配置。空隙在所述沟槽内且横向地在所述第一选择栅极配置与所述第二选择栅极配置之间。通道材料柱延伸穿过所述存储器堆叠。存储器单元沿着所述通道材料柱。

技术领域

包括存储器单元及选择栅极的组合件；例如包括在NAND存储器单元上方的漏极侧选择栅极(SGD)的组合件。形成集成组合件的方法。

背景技术

存储器为电子系统提供数据存储。快闪存储器是一种类型的存储器，且在现代计算机及装置中具有众多用途。例如，现代个人计算机可具有存储在快闪存储器芯片上的BIOS。作为另一实例，对于计算机及其它装置来说，在固态驱动器中利用快闪存储器来取代常规硬盘驱动器变得越来越普遍。作为又一实例，快闪存储器在无线电子装置中很受欢迎，因为其使制造商能够在新通信协议被标准化时支持新通信协议，且提供远程升级所述装置以增强特征的能力。

NAND可为快闪存储器的基本架构，且可经配置为包括垂直堆叠的存储器单元。

在具体地描述NAND之前，更一般地描述集成布置内的存储器阵列的关系可能是有帮助的。图1展示现有技术装置1000的框图，装置1000包含存储器阵列1002，存储器阵列1002具有布置成行及列的多个存储器单元1003连同存取线1004(例如，用于传导信号WL0到WLm的字线)及第一数据线1006(例如，用于传导信号BL0到BLn的位线)。存取线1004及第一数据线1006可用于将信息传送到存储器单元1003及从存储器单元1003传送信息。行解码器1007及列解码器1008对地址线1009上的地址信号A0到AX进行解码以确定将存取哪些存储器单元1003。感测放大器电路1015进行操作以确定从存储器单元1003读取的信息的值。I/O电路1017在存储器阵列1002与输入/输出(I/O)线1005之间传送信息的值。I/O线1005上的信号DQ0到DQN可表示从存储器单元1003读取或待写入到存储器单元1003中的信息的值。其它装置可通过I/O线1005、地址线1009或控制线1020与装置1000进行通信。存储器控制单元1018用于控制将对存储器单元1003执行的存储器操作，且利用控制线1020上的信号。装置1000可分别接收第一电源线1030及第二电源线1032上的电源电压信号Vcc及Vss。装置1000包含选择电路1040及输入/输出(I/O)电路1017。选择电路1040可经由I/O电路1017响应于信号CSEL1到CSELn以选择第一数据线1006及第二数据线1013上的可表示待从存储器单元1003读取或待编程到存储器单元1003中的信息的值的信号。列解码器1008可基于地址线1009上的A0到AX地址信号来选择性地激活CSEL1到CSELn信号。选择电路1040可选择第一数据线1006及第二数据线1013上的信号以在读取及编程操作期间提供存储器阵列1002与I/O电路1017之间的通信。