[发明专利]扇出型封装结构及封装方法

说明书

本发明提供一种扇出型封装结构及封装方法，扇出型封装结构包括第一重新布线层、第二重新布线层、金属连接柱、半导体芯片、第一填充层、第一封装层、堆叠芯片封装体、被动元件、第二填充层、第二封装层及金属凸块。本发明可将多种具有不同功能的芯片整合在一个封装结构中，从而可提高扇出型封装结构的整合性；通过第一重新布线层、第二重新布线层及金属连接柱，实现了三维垂直堆叠封装，可有效提高封装结构的集成度，且可有效缩短传导路径，以降低功耗、提高传输速度，增大数据处理量。

技术领域

本发明涉及半导体封装技术领域，特别是涉及一种扇出型封装结构及封装方法。

背景技术

更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。随着5G通讯和人工智能时代的到来，应用于此类相关领域的芯片所要传输和高速交互处理的数据量较大，且移动互联网以及物联网方面的需求越来越强劲，电子终端产品的小型化和多功能化成为产业发展的大趋势。如何将不同种类的高密度芯片集成封装在一起，以构成一个功能强大且体积功耗较小的系统，已成为半导体芯片先进封装领域的一大挑战。

其中，扇出型晶圆级封装(FOWLP)由于其输入/输出端口(I/O)较多、集成灵活性较好，已成为目前较为先进的扇出型封装方法之一。但现有的扇出型封装技术中，由于布线精度有限从而使得封装体的面积较大厚度较高，而且存在工序繁多、可靠性不高等诸多问题。

因此，提供一种新的扇出型封装结构及封装方法，实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种扇出型封装结构及封装方法，用于解决现有技术中封装体积难以缩小、封装集成度较低等问题。

为实现上述目的及其他相关目的，本发明提供一种扇出型封装方法，包括以下步骤：

提供支撑衬底，于所述支撑衬底上形成分离层；

于所述分离层上形成第一重新布线层，所述第一重新布线层包括与所述分离层相接触的第一面及相对的第二面；

于所述第一重新布线层的第二面上形成金属连接柱，且所述金属连接柱与所述第一重新布线层电连接；

提供半导体芯片，所述半导体芯片位于所述第一重新布线层的第二面上，且所述半导体芯片的正面通过芯片焊盘与所述第一重新布线层电连接，所述半导体芯片的背面远离所述第一重新布线层的第二面；

采用第一填充层，填充所述半导体芯片与所述第一重新布线层之间的间隙；

采用第一封装层封装所述第一重新布线层、金属连接柱及半导体芯片，且所述第一封装层显露所述金属连接柱；

于所述第一封装层上形成第二重新布线层，所述第二重新布线层包括与所述第一封装层相接触的第一面及相对的第二面，且所述第二重新布线层与所述金属连接柱电连接；

提供临时基底，并将所述临时基底键合于所述第二重新布线层的第二面上；

基于所述分离层剥离所述支撑衬底，以显露出所述第一重新布线层的第一面；

对所述第一重新布线层进行激光刻蚀，以显露所述第一重新布线层中的金属布线层；

形成金属凸块，且所述金属凸块与所述第一重新布线层中显露的所述金属布线层电连接；

提供承载体，并去除所述临时基底，以显露所述第二重新布线层的第二面；

提供堆叠芯片封装体及被动元件，所述堆叠芯片封装体及被动元件位于所述第二重新布线层的第二面上，且所述堆叠芯片封装体及被动元件均与所述第二重新布线层电连接；

采用第二填充层，填充所述堆叠芯片封装体与所述第二重新布线层之间的间隙；