[发明专利]一种低电容静电防护芯片器件及其制备方法

说明书

本发明公开了一种低电容静电防护芯片器件及其制备方法，所述器件包括N型衬底、P型离子注入区、N型注入区、金属层及二氧化硅层，器件制备步骤包括采用热氧化法制备氧化硅层、干法刻蚀形成沟槽、沟槽内填充二氧化硅、去除两沟槽间的二氧化硅层、注入P型离子形成P型离子注入区、热扩散形成结深、注入N型离子形成N型离子注入区、注入氧离子形成氧离子注入区、热退火形成二氧化硅层等步骤。本发明通过简单控制结深和N型注入区距离可以调整击穿电压，注入和热扩散工艺降低了界面缺陷，工艺简单，降低了制造成本，减少了PN结面积，降低了寄生电容，提升了器件开关速度，更适合在高频环境下应用。

技术领域

本发明属于半导体芯片制造工艺技术领域，具体涉及一种低电容静电防护芯片器件及其制备方法。

背景技术

静电放电(ESD)以及其他一些电压浪涌形式随机出现的瞬态电压，常存在于各种电子器件中。随着半导体器件日益趋向小型化、高密度和多功能，电子器件越来越容易受到电压浪涌的影响，甚至导致致命的伤害。

功率器件防护芯片是一种用来保护敏感半导体器件，使其免遭瞬态电压浪涌破坏而特别设计的固态半导体器件，具有箝位系数小、体积小、响应快、漏电流小和可靠性高等优点，因而在电压瞬变和浪涌防护上得到了广泛的应用。基于不同的应用，功率器件防护芯片可以通过改变浪涌放电通路和自身的箝位电压来起到电路保护作用。低电容功率器件防护芯片可以减少寄生电容对电路的干扰，降低高频电路信号的衰减，适用于高频电路的保护器件。

目前常用的大电流保护芯片的结构示意图如1所示，存在着寄生电容高、击穿电压不可灵活调整的局限性。

发明内容

针对现有技术中存在的寄生电容高、击穿电压不可灵活调整的局限性的问题，本发明提供了一种低电容静电防护芯片器件及其制备方法。

本申请的目的之一在于提供一种低电容静电防护芯片器件，其具体特征如下：一种低电容静电防护芯片器件，包括二氧化硅层、N型衬底、P型离子注入区、N型注入区、金属层；所述二氧化硅层不连续分布，包括二氧化硅层一、二氧化硅层二、二氧化硅层三及二氧化硅层四，所述N型衬底于器件的底部，所述P型离子注入区呈凸型且位于器件的中间，所述二氧化硅层二位于所述P型离子注入区的上表凸面，所述二氧化硅层一位于所述P型离子注入区的上表凹面，所述N型注入区位于二氧化硅层一上表面，所述二氧化硅层四位于P型离子注入区的两端外侧，所述二氧化硅层四上端且远离P型离子注入区的一侧分布有二氧化硅层三，所述金属层对称分布于器件的上表面，所述金属层的下表面与二氧化硅层三、二氧化硅层四及N型注入区的上表面相接，且所述金属层靠近器件中间的一端与二氧化硅层二部分相接。

进一步的，所述N型注入区的上表面与所述P型离子注入区的上表凸面齐平，所述二氧化硅层二(和所述二氧化硅层三的上表面齐平。

进一步的，所述P型离子注入区的结深深度小于所述二氧化硅层四的深度。

进一步的，所述二氧化硅层四的深度为0.5-5um，宽度为0.3-1um。

进一步的，所述P型离子注入区的上表面总宽度为1-3um。

本申请的另一个目的在于提供一种上述低电容静电防护芯片器件的制备方法，包括如下步骤：

(1)采用热氧化法在N型硅衬底表面制备氧化硅层，热氧化温度900-1100℃，二氧化硅层生长厚度为1000-10000埃；

(2)干法刻蚀形成沟槽；

(3)采用低压化学气相淀积法在步骤(2)制得的沟槽内填充二氧化硅；

(4)光刻胶做掩膜，各向异性刻蚀去除两沟槽间的二氧化硅层，主刻蚀气体为F基气体；

(5)对步骤(4)中去除二氧化硅层的区域注入P型离子形成P型离子注入区；