[发明专利]半导体装置

说明书

本公开提供一种半导体装置。半导体装置包括一第一环绕式栅极晶体管以及一第二环绕式栅极晶体管。第一环绕式栅极晶体管包括多个第一通道构件。第二环绕式栅极晶体管包括多个第二通道构件。第一通道构件的间距与第二通道构件的间距相同。第一通道构件具有第一通道构件厚度，而第二通道构件具有大于第一通道构件厚度的第二通道构件厚度。

技术领域

本发明实施例涉及环绕式栅极(gate-all-around，GAA)晶体管，尤其涉及具有不同临界电压的环绕式栅极晶体管。

背景技术

半导体集成电路(IC)工艺经历了指数性成长。集成电路材料和设计的技术进步已经产生了多世代的集成电路，而每一代都比前一代具有更小、更复杂的电路。在集成电路发展的过程中，功能密度(即每个芯片区域的互连元件的数量)通常增加了，而几何尺寸(即可以使用制造工艺所产生的最小部件或线)减小了。这种按比例缩小的工艺通常通过提高生产效率和降低相关成本来提供收益。这种缩小也增加了工艺和制造集成电路的复杂性。

例如，随着集成电路技术朝着更小的技术节点发展，已经引入了多栅极元件，以通过增加栅极-通道耦合、减小截止状态电流和减小短通道效应(short-channel effect，SCE)来改善栅极控制。多栅极元件通常是指具有栅极结构或其一部分设置在通道区的一侧以上的元件。类鳍式场效晶体管(FinFET)和环绕式栅极(gate-all-around，GAA)晶体管(也都称为非平面晶体管)是多栅极元件的示范例，这些元件已成为高性能和低漏电的流行且是有希望的候选者。FinFET的高架通道被一侧以上的栅极所包裹(例如栅极包裹了从基底延伸的半导体材料“鳍”的顶部和侧壁)。相较于平面晶体管，这种配置提供了对通道的更好控制，并极大地降低了短通道效应(特别是通过减少子临界漏电，即在“截止”状态的FinFET的源极和漏极之间的耦合)。GAA晶体管具有栅极结构，其可延伸以部分或全部围绕通道区域，以提供对两侧或更多侧通道区的进接(access)。GAA晶体管的通道区可以由纳米线、纳米片，其他纳米结构和/或其他合适的结构所形成。在一些实施方式中，这种通道区包括垂直堆叠的多条纳米线(水平延伸，从而提供水平取向的通道)。这种GAA晶体管可以被称为垂直堆叠的水平GAA(VGAA)晶体管。

集成电路装置需要具有不同临界电压(Vt)的不同晶体管来适当地发挥不同功能。例如，用于逻辑元件的晶体管可能需要快速和高驱动电流，而用于存储器元件的晶体管可能需要低漏电。尽管现有的GAA晶体管和工艺通常足以制造具有不同临界电压的晶体管，但这些晶体管并不是在每个方面都完全令人满意。

发明内容

本发明实施例的目的在于提供一种半导体装置，以解决上述至少一个问题。

本发明实施例提供一种半导体装置，半导体装置包括一第一环绕式栅极晶体管以及一第二环绕式栅极晶体管。第一环绕式栅极晶体管包括多个第一通道构件。第二环绕式栅极晶体管包括多个第二通道构件。第一通道构件的间距与第二通道构件的间距相同。第一通道构件具有第一通道构件厚度，而第二通道构件具有大于第一通道构件厚度的第二通道构件厚度。

本公开实施例的有益效果在于，本公开提出了一种半导体装置，其包括具有高临界电压和低漏电的第一环绕式栅极晶体管和具有低临界电压和高驱动电流的第二环绕式栅极晶体管。两者均由交替半导体层的相同堆叠形成，第一环绕式栅极晶体管具有较薄的通道部件和较厚的栅极介电层，而第二环绕式栅极晶体管具有较厚的通道部件和较薄的栅极介电层。即使第一环绕式栅极晶体管具有更厚的栅极介电层，用于第一环绕式栅极晶体管的通道构件的变薄也扩大了用于功函数金属层和金属填充层的工艺窗口的形成。

附图说明

图1是显示根据本公开一些实施例所述的制造半导体装置的方法。

图2是显示根据本公开一些实施例所述的在制造阶段的工件的局部剖面图。

图3是显示根据本公开一些实施例所述的在制造阶段的工件的局部剖面图。