[发明专利]存储装置及其操作方法

说明书

本公开涉及一种具有提高的操作速度的存储装置，该存储装置可以包括：主存储器，被配置为存储第一元数据至第N元数据；高速缓存存储器，包括分别与存储第一元数据至第N元数据的区域相对应的第一专用区域至第N专用区域；以及处理器，被配置为将第一元数据至第N元数据之中的、根据从主机提供的请求而访问的数据分别存储在第一专用区域至第N专用区域中。可以根据响应于请求访问第一元数据至第N元数据中的每一个的次数来确定第一专用区域至第N专用区域的大小。

相关申请的交叉引用

本申请要求于2020年4月13日向韩国知识产权局提交的申请号为10-2020-0044768的韩国专利申请的优先权，其全部公开内容通过引用并入本文。

技术领域

本公开涉及一种电子装置，且更特别地，涉及一种存储装置及操作该存储装置的方法。

背景技术

存储装置是在诸如计算机或智能电话的主机装置的控制下存储数据的装置。存储装置可以包括存储数据的存储器装置和控制该存储器装置的存储器控制器。存储器装置可以包括易失性存储器装置、非易失性存储器装置或这两者。

易失性存储器装置可以是仅在供应电力时存储数据并且在电源断开时丢失所存储的数据的装置。易失性存储器装置可以包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。

非易失性存储器装置是即使断电也不丢失数据的装置。非易失性存储器装置包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器等。

发明内容

本公开的实施例提供一种具有提高的操作速度的存储装置及操作该存储装置的方法。

根据本公开的实施例的一种控制非易失性存储器的存储器控制器可以包括：主存储器，被配置为存储映射数据和有效页面表，该映射数据包括由主机提供的逻辑地址和存储器装置的物理地址之间的对应关系，并且该有效页面表包括在物理地址处存储的数据是否为有效数据的指示；高速缓存存储器，包括分别与该映射数据和该有效页面表相对应的第一专用区域和第二专用区域；以及处理器，被配置为从主存储器中请求与根据主机的请求而输入的逻辑地址相对应的映射数据和与根据主机的请求而输入的逻辑地址相对应的物理地址的有效页面表，其中与根据主机的请求而输入的逻辑地址相对应的映射数据被高速缓存在第一专用区域中，并且与根据主机的请求而输入的逻辑地址相对应的物理地址的有效页面表被高速缓存在第二专用区域中。

根据本公开的实施例的一种存储器控制器可以包括：主存储器，被配置为存储第一元数据和第二元数据；高速缓存存储器，包括分别对应于第一元数据和第二元数据的第一专用区域和第二专用区域；以及处理器，被配置为控制高速缓存存储器以将第一元数据和第二元数据之中的、响应于来自主机的请求而访问的数据分别存储在第一专用区域和第二专用区域中。

根据本公开的实施例的一种存储装置可以包括：主存储器，被配置为存储第一元数据至第N元数据；高速缓存存储器，包括分别与主存储器中存储第一元数据至第N元数据的区域相对应的第一专用区域至第N专用区域；以及处理器，被配置为将第一元数据至第N元数据之中的、根据从主机提供的请求而访问的数据分别高速缓存在第一专用区域至第N专用区域中，其中根据响应于请求将访问第一元数据至第N元数据中的每一个的次数来确定第一专用区域至第N专用区域的大小。

根据本技术，提供一种具有提高的操作速度的存储装置及操作该存储装置的方法。

附图说明

图1示出根据本公开的实施例的存储装置。

图2是存储装置的映射更新操作的流程图。

图3示出对图2的L2P映射数据的读取-修改-写入操作。

图4示出图2的旧物理地址的有效页面表(VPT)的读取-修改-写入。