[发明专利]一种用于芯片的蛋糕式集成电路布局方法及系统

权利要求书

1.一种用于芯片的蛋糕式集成电路布局方法，其特征在于，至少包括如下步骤：

获取芯片前端提供的电路网络信息网表后进行关联分析，得到若干个寄存器之间的功能关联表和逻辑关联表；

根据所述芯片布局时使用的各个功能模块确定对应所需的标准单元库，并按照所述功能模块的面积大小进行先后排序；

根据所述功能关联表、逻辑关联表以及所述标准单元库，结合靠芯片边界摆放原则，将所述芯片分为若干个功能区域后进行芯片的蛋糕式布局；

其中，所述蛋糕式布局，具体包括：

按照所述功能模块的面积大小顺序对应地从外至内摆放在所述芯片的若干个功能区域；

分析各个功能模块之间的特性参数，并根据所述特性参数对所述功能模块进行对称性的摆放调整；

根据所述功能模块的面积及各个功能模块之间的功能关联表和逻辑关联表，对所述芯片上的功能模块再次进行芯片布局时序的摆放调整。

2.根据权利要求1所述的用于芯片的蛋糕式集成电路布局方法，其特征在于，所述特性参数，包括走线复杂性、端口负载电容、天线效应系数、输出负载系数以及各个模块之间数据流关系的特性参数。

3.根据权利要求1所述的用于芯片的蛋糕式集成电路布局方法，其特征在于，所述电路网络信息网表，包括IC系统架构设计信息、RTL编程、仿真验证、逻辑综合、静态时序分析和形式验证。

4.根据权利要求1所述的用于芯片的蛋糕式集成电路布局方法，其特征在于，所述根据所述芯片布局时使用的各个功能模块确定对应所需的标准单元库，具体包括：

对于高性能的功能模块，选取LVT单元库进行综合布局，以及选取SVT单元库进行优化；

对于常规性能的功能模块，选取SVT单元库进行综合布局，以及选取LVT单元库进行优化；

对于低性能的功能模块，则选取HVT单元库进行综合布局，以及选取SVT单元库进行优化。

5.一种用于芯片的蛋糕式集成电路布局系统，其特征在于，包括：

关联分析模块，用于获取芯片前端提供的电路网络信息网表后进行关联分析，得到若干个寄存器之间的功能关联表和逻辑关联表；

标准单元库模块，用于根据所述芯片布局时使用的各个功能模块确定对应所需的标准单元库，并按照所述功能模块的面积大小进行先后排序；

蛋糕式布局模块，用于根据所述功能关联表、逻辑关联表以及所述标准单元库，结合靠芯片边界摆放原则，将所述芯片分为若干个功能区域后进行芯片的蛋糕式布局。

6.根据权利要求5所述的用于芯片的蛋糕式集成电路布局系统，其特征在于，所述蛋糕式布局模块，具体包括：

按照所述功能模块的面积大小顺序对应地从外至内摆放在所述芯片的若干个功能区域；

分析各个功能模块之间的特性参数，并根据所述特性参数对所述功能模块进行对称性的摆放调整；

根据所述功能模块的面积及各个功能模块之间的功能关联表和逻辑关联表，对所述芯片上的功能模块再次进行芯片布局时序的摆放调整。

7.根据权利要求5所述的用于芯片的蛋糕式集成电路布局系统，其特征在于，所述标准单元库模块，具体包括：

对于高性能的功能模块，选取LVT单元库进行综合布局，以及选取SVT单元库进行优化；

对于常规性能的功能模块，选取SVT单元库进行综合布局，以及选取LVT单元库进行优化；

对于低性能的功能模块，则选取HVT单元库进行综合布局，以及选取SVT单元库进行优化。

8.一种用于芯片的蛋糕式集成电路布局的终端设备，其特征在于，包括处理器、存储器以及存储在所述存储器中且被配置为由所述处理器执行的计算机程序，所述处理器执行所述计算机程序时实现如权利要求1至4中任意一项所述的用于芯片的蛋糕式集成电路布局方法。

9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质包括存储的计算机程序，其中，在所述计算机程序运行时控制所述计算机可读存储介质所在设备执行如权利要求1至4中任意一项所述的用于芯片的蛋糕式集成电路布局方法。