[发明专利]基于7T1C结构的存储单元及其操作方法、存储器

说明书

本发明公开了一种基于7T1C结构的存储单元及其操作方法、存储器。其中，该存储单元包括：6T结构和1T1C结构，6T结构用于数据1或0的输入和存储；1T1C结构与6T结构的第一存储节点连接，用于在6T结构断电时，存储数据1或0，并在6T结构通电时将数据1或0恢复至6T结构。通过本发明的1T1C结构，在不改变现有技术中的SRAM的读写电路的情况下，以简单的电路设计，保持了良好的结构兼容性，防止了漏电流的出现，同时避免了存储单元面积尺寸的增加，操作速度更快，静态功耗更低。

技术领域

本发明涉及存储器技术领域，具体涉及一种基于7T1C结构的存储单元及其操作方法、存储器。

背景技术

节能型芯片(可应用于可穿戴设备和物联网设备等)采用静态随机存储器(Staticrandom access memory，SRAM)进行计算，同时采用非易失性存储器(Non-volatilememory，NVM)进行断电存储，以减少待机电流。但是，这种2宏(SRAM+NVM)方案由于耗电量大且存储缓慢(断电)。因此，在睡眠模式下使用低电源电压的情况下，SRAM+NVM方案无法实现频繁断电以及逐字串行传输数据引起的恢复(开机)操作。

铁电存储器由于兼容互补金属氧化物半导体(Complementary Metal OxideSemiconductor，CMOS)逻辑工艺的NVM设备的最新进展引领了非易失性逻辑的发展，该逻辑将NVM合并到触发器(Flip-Flop，FF)，SRAM或三态内容寻址存储器(Ternary ContentAddressable Memory，TCAM)中的CMOS电路中，以实现NVM设备与CMOS之间的并行数据移动。非易失性存储器件主要用于快速，本地和低功耗的存储/恢复操作。与SRAM+NVM方案相比，NVSRAM单元在SRAM和NVM设备的各个单元之间执行并行传输，具有低功耗和并行数据恢复特点，因此在物联网的应用被广泛看好。

目前，利用磁性隧道结(Magnetic Tunnel Junctions，MTJ)和阻变式存储器(Resistive Random Access Memory，ReRAM)器件已经开发多种NVSRAM单元，例如4T2R、6T2R、7T2R、8T2R以及7T1R等多种结构形式的NVSRAM单元。但是，现有技术中的上述多种结构形式的NVSRAM单元仍然具有各种缺陷：

1)4T2R、6T2R和7T2R结构形式的NVSRAM单元虽然面积很小，但在存储节点(Q和QB)处遭受很大的直流(Direct Current，DC)短路电流，并且在SRAM模式下结构单元的稳定性显著降低；

2)8T2R结构形式的NVSRAM单元在SRAM模式下虽消除了DC短路电流，但同时消耗的存储器面积很大，而且基于两个非易失性存储器件的8T2R结构形式的NVSRAM单元可实现高恢复率，但由于使用了两个存储器件，所以消耗极大存储和恢复功耗；

3)基于RRAM的7T1R结构形式的NVSRAM单元可以降低存储功耗但是存储和恢复的的次数比较低。

发明内容

(一)要解决的技术问题

为解决上述的现有技术的NVSRAM单元所存在的至少一个技术问题，本发明公开了一种基于7T1C结构的存储单元及其操作方法、存储器。

(二)技术方案

本发明的一个方面公开了一种基于7T1C结构的存储单元，其中，包括：6T结构和1T1C结构，6T结构用于数据1或0的输入和存储；1T1C结构与6T结构的第一存储节点连接，用于在6T结构断电时，存储数据1或0，并在6T结构通电时将数据1或0恢复至6T结构。

可选地，1T1C结构包括：开关晶体管，开关晶体管与6T结构的第一存储节点连接，用于控制1T1C结构的通路导通。

可选地，开关晶体管为NMOS晶体管或PMOS晶体管；开关晶体管的栅极与开关字线SWL连接，源极与第一存储节点连接。