[发明专利]一种基于可重构计算的AES硬件实现方法及运行该方法的计算机设备与可读存储介质

权利要求书

1.一种基于可重构计算的AES硬件实现方法，其特征是包括如下步骤：

步骤1、初始化；

步骤2、调用密钥运算单元；

步骤3、读取与传输数据源；

步骤4、调用加/解密计算单元；

步骤5、读取与传输结果数据；

步骤6、判决。

2.根据权利要求1所述的一种基于可重构计算的AES硬件实现方法，其特征在于，所述步骤1进一步为：

读取存储在缓存中的AES加解密配置信息，并将配置信息传输至AES加解密控制单元，包括AES分组模式CBC/EBC选择信息，密钥长度选择信息，加/解密模式选择信息，待运算明文/密文总长度信息；

所述AES加解密控制单元通过有限状态机控制AES加解密算法的运算流程；根据不同配置信息对系统进行重构；通过调用密钥运算单元对原始密钥进行扩展运算；通过调用加/解密计算单元以实现AES加解密算法。

3.根据权利要求1所述的一种基于可重构计算的AES硬件实现方法，其特征在于，所述步骤2进一步为：

步骤2-1、密钥运算单元根据控制单元信息对原始密钥进行扩展运算，并传输至加/解密计算单元；

所述步骤3进一步为：

步骤3-1、利用源数据/结果数据分发单元根据控制单元信息产生数据地址并访问存储单元，将相应的输入信息，包括对应密钥及待运算明文/密文传输计算单元，传输结束后跳转至步骤4。

4.根据权利要求1所述的一种基于可重构计算的AES硬件实现方法，其特征在于，所述步骤4进一步为：

加/解密计算单元根据控制单元信息对源数据分发单元的信息进行运算，并将结果数据传输至结果数据分发单元，传输结束后跳转至步骤5；

其中，所述加/解密计算单元包括至少N路128bit按位异或运算单元以及至少N路T盒查找单元；其中，N代表并行路数，其取值取决于运算资源和存储资源，N路并行需要N个128bit按位异或运算单元，N个T盒查找单元构成，其中，T盒查找单元包括4路16bit输入8bit输出，规模为8*16*16*8bit的查找表。

5.根据权利要求1所述的一种基于可重构计算的AES硬件实现方法，其特征在于，所述步骤5进一步为：

结果数据分发单元根据控制单元信息产生结果数据地址，并将计算单元结果存入存储单元，跳转至步骤6；

其中，所述存储单元将数据存储单元拆分为2N+1个bank，其中2N个数据bank和1个密钥bank，待运算的明文/密文放在前N个数据bank中，对应的N个密钥依次放在密钥bank中，输出数据则放在其余的N个bank中。

6.根据权利要求1所述的一种基于可重构计算的AES硬件实现方法，其特征在于，所述步骤6进一步为：

判断是否已经完成对配置要求的所有信息的计算，未完成则返回步骤3，已完成则结束算法，输出结果。

7.一种基于可重构计算的AES硬件实现方法，其特征在于包括以下模块：

控制单元：通过有限状态机控制AES加解密算法的运算流程；根据不同配置信息对系统进行重构；通过调用密钥运算单元对原始密钥进行扩展运算；通过调用加/解密计算单元以实现AES加解密算法；

密钥运算单元：根据控制器信息对原始密钥进行扩展运算；

源数据/结果数据分发单元：根据控制信息产生源数据/结果数据地址，实现存储单元至计算单元的数据传输；

加/解密计算单元：根据配置对输入信息进行相应计算；

存储单元：对源数据和结果数据进行暂存。