[发明专利]像素驱动电路及像素驱动方法、阵列基板和显示装置

权利要求书

1.一种像素驱动电路，包括：

多条栅线和多条数据线，多条栅线和多条数据线交叉设置，而限定出呈阵列排列的多个像素区；

多个像素电极，每一所述像素区内设置有一所述像素电极，以形成M×N像素电极阵列，M为像素电极阵列的行数目，N为像素电极阵列的列数目，M和N均为大于1的整数，且所述像素电极阵列的行方向为所述栅线的延伸方向，列方向为所述数据线的延伸方向；

及薄膜晶体管开关，每一所述像素区内设置至少一个所述薄膜晶体管开关，所述像素电极通过所述薄膜晶体管开关连接至所述数据线，用于通过所述数据线向所述像素电极输入电压信号；

其特征在于，

同一行像素电极内，相邻两个所述像素电极上所输入的电压信号极性相反；

M行像素电极分为Q个像素组，包括一个第一像素组、一个第二像素组、及位于所述第一像素组和所述第二像素组之间的(Q-2)个第三像素组，所述第一像素组至少包括所述像素电极阵列的第1行像素电极，所述第二像素组至少包括所述像素电极阵列的第M行像素电极，每一所述第三像素组包括至少q行像素电极，Q为大于2的正整数，q为大于或等于2的正整数；

其中，同一列像素电极中，同一像素组内的像素电极上所输入的电压信号极性相同，相邻两个像素组的像素电极上所输入的电压信号极性相反。

2.根据权利要求1所述的像素驱动电路，其特征在于，

所述第一像素组仅包括所述第1行像素电极，或者，所述第一像素组包括所述第1行像素电极和与所述第1行像素电极相邻的(q-1)行像素电极；

和/或，所述第二像素组仅包括所述第M行像素电极，或者，所述第二像素组包括所述第M行像素电极和与所述第M行像素电极相邻的(q-1)行像素电极。

3.根据权利要求1所述的像素驱动电路，其特征在于，

相邻两条所述数据线上输入的电压信号极性相反；

第n列像素电极中，任意相邻两个像素组中的一个像素组的像素电极均连接至第n个数据线，另一个像素组的像素电极均连接至第(n+1)个数据线，n为小于或等于N的正整数。

4.根据权利要求1所述的像素驱动电路，其特征在于，

所述像素驱动电路还包括：

时序控制器，所述时序控制器与所述栅线连接，用于在第一时间段，通过第一帧频，逐行驱动所述像素电极阵列；通过第二帧频，逐个像素组驱动所述像素电极阵列，其中所述第二帧频大于所述第一帧频。

5.根据权利要求4所述的像素驱动电路，其特征在于，

所述第二帧频为所述第一帧频的q倍。

6.根据权利要求5所述的像素驱动电路，其特征在于，

q等于2。

7.根据权利要求6所述的像素驱动电路，其特征在于，

所述第一帧频为60HZ，所述第二帧频为120HZ。

8.一种阵列基板，其特征在于，包括如权利要求1至7任一项所述的像素驱动电路。

9.一种显示装置，其特征在于，包括如权利要求8所述的阵列基板。

10.一种像素驱动方法，其特征在于，应用于如权利要求1至7任一项所述的像素驱动电路，所述方法包括：

在第一时间段，通过第一帧频，逐行驱动所述像素电极阵列；

在第二时间段，通过第二帧频，逐个像素组驱动所述像素电极阵列，其中所述第二帧频大于所述第一帧频。