[发明专利]一种阵列基板、显示面板

说明书

本申请提供一种阵列基板、显示面板，该阵列基板包括多个子像素，每一子像素包括主区薄膜晶体管、次区薄膜晶体管以及共享薄膜晶体管。子像素包括主区和次区，对应主区设置有主像素电极，对应次区设置有次像素电极，子像素还包括与主像素电极以及次像素电极异层设置的公共电极。主区薄膜晶体管通过第一过孔与主像素电极电连接，次区薄膜晶体管通过第二过孔与次像素电极电连接，共享薄膜晶体管通过第三过孔与公共电极电连接；其中，第三过孔的孔径小于第一过孔以及第二过孔的孔径。本申请通过将原本贯穿有机保护层的第三过孔改为贯穿栅极绝缘层，从而减小第三过孔的孔径，进而提高像素的开口率和穿透率。

技术领域

本申请涉及显示技术领域，尤其涉及一种阵列基板、显示面板。

背景技术

随着面板尺寸越来越大，背光也越来越大，这意味着背光发热会增加，可以通过提高面板的穿透率来减小背光的亮度，从而有效避免发热现象，即提升像素(pixel)的开口率，相应提高面板穿透率显得尤为必要。大尺寸高解析度意味着pixel的尺寸越来越小，开口区也随之变小。且人们对色偏的规格要求越来越高，对于VA产品，通常采用8畴显示，即通常要采用所谓的3T or 3T plus结构,这意味着会占用更多的空间的同时会相应地牺牲部分开口区。而大尺寸背光产热严重，需要通过提高穿透率来有效避免这一现象的产生，但是，对于高解析度大尺寸高规格产品，提高穿透率变得很难。

因此，现有技术存在缺陷，急需解决。

发明内容

本申请提供一种阵列基板、显示面板，能够提高高解析度大尺寸产品的像素开口率，从而提升穿透率以解决大尺寸背光产热严重的问题。

为解决上述问题，本申请提供的技术方案如下：

本申请提供一种阵列基板，包括阵列分布的子像素，每一所述子像素包括主区薄膜晶体管、次区薄膜晶体管以及共享薄膜晶体管；

所述子像素包括主区和次区，对应所述主区设置有主像素电极，对应所述次区设置有次像素电极，所述子像素还包括与所述主像素电极以及所述次像素电极异层设置的公共电极；

所述主区薄膜晶体管通过第一过孔与所述主像素电极电连接，所述次区薄膜晶体管通过第二过孔与所述次像素电极电连接，所述共享薄膜晶体管通过第三过孔与所述公共电极电连接；

其中，所述第三过孔的孔径小于所述第一过孔以及所述第二过孔的孔径。

在本申请的阵列基板中，所述阵列基板包括：

基底；

栅极，设置于所述基底上；

栅极绝缘层，设置于所述栅极上；

有源层，对应所述栅极设置于所述栅极绝缘层上；

源/漏极，设置于所述有源层的两端，并与所述有源层的离子掺杂区接触；

有机保护层，设置于所述源/漏极上；

像素电极层，设置于所述有机保护层上，包括所述主像素电极和所述次像素电极；

所述公共电极与所述栅极同层设置，所述第一过孔以及所述第二过孔贯穿所述有机保护层，所述第三过孔贯穿栅极绝缘层。

在本申请的阵列基板中，一所述子像素对应设置有第一源极、第二源极、第一漏极以及第二漏极，其中，所述主区薄膜晶体管和所述次区薄膜晶体管共用所述第一源极，所述次区薄膜晶体管和所述共享薄膜晶体管共用所述第二漏极。

在本申请的阵列基板中，同一所述子像素的所述主区和所述次区之间包括非显示区，所述主区薄膜晶体管、所述次区薄膜晶体管以及所述共享薄膜晶体管对应位于所述非显示区内，其中，所述第一过孔至少一部分位于所述主区内，所述第二过孔至少一部分位于所述次区内。