[发明专利]半导体装置及其制造方法在审

申请号：	202010939779.9	申请日：	2020-09-09
公开（公告）号：	CN112530881A	公开（公告）日：	2021-03-19
发明（设计）人：	鱼住宜弘	申请（专利权）人：	铠侠股份有限公司
主分类号：	H01L23/24	分类号：	H01L23/24;H01L21/54;H01L25/18;H01L21/603
代理公司：	北京律盟知识产权代理有限责任公司 11287	代理人：	张世俊
地址：	日本***	国省代码：	暂无信息
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	半导体装置及其制造方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

实施方式涉及一种半导体装置及其制造方法。实施方式的半导体装置具备：贴合衬底，所述贴合衬底具备第1芯片构成部以及贴合于所述第1芯片构成部的第2芯片构成部，所述第1芯片构成部具有设置在半导体衬底的第1金属焊垫、以及连接于第1金属焊垫的第1电路，所述第2芯片构成部具有与第1金属焊垫接合的第2金属焊垫、以及连接于第2金属焊垫的第2电路；以及绝缘膜，填充在贴合衬底的外周部中的第1芯片构成部与第2芯片构成部的未贴合区域，且至少一部分包含选自由氮化硅及含氮碳化硅组成的群中的至少一种。

相关申请案

本申请案享有以日本专利申请案2019-170519号(申请日：2019年9月19日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的所有内容。

技术领域

此处公开的实施方式涉及一种半导体装置及其制造方法。

背景技术

为了谋求半导体装置的高密度化或装置面积的有效利用等，例如应用贴合工艺，该贴合工艺中，针对具有存储单元的半导体衬底与具有CMOS(complementary metal oxidesemiconductor，互补金属氧化物半导体)等周边电路的半导体衬底，将分别设置在各半导体衬底的金属焊垫彼此接合且进行贴合。在应用了贴合工艺的半导体装置及其制造方法中，要求抑制至少一个半导体衬底在薄化时的碎屑或剥离等，提高半导体装置的品质或制造良率。

发明内容

实施方式提供一种能够抑制由贴合工艺引起的特性、品质、制造良率等降低的半导体装置及其制造方法。

实施方式的半导体装置实施方式的半导体装置具备：贴合衬底，具备第1芯片构成部以及贴合于所述第1芯片构成部的第2芯片构成部，所述第1芯片构成部具有设置在半导体衬底的第1金属焊垫、以及连接于所述第1金属焊垫的第1电路，所述第2芯片构成部具有与所述第1金属焊垫接合的第2金属焊垫、以及连接于所述第2金属焊垫的第2电路；以及绝缘膜，填充在所述贴合衬底的外周部中的所述第1芯片构成部与所述第2芯片构成部的未贴合区域，且至少一部分包含选自由氮化硅及含氮碳化硅组成的群中的至少一种。

附图说明

图1是表示第1实施方式的半导体装置的剖视图。

图2是表示第1实施方式的半导体装置的最终构造的剖视图。

图3是表示第1实施方式的半导体装置中的金属焊垫间的接合状态的一例的剖视图。

图4A至图4D是表示第1实施方式的半导体装置的制造工序的剖视图。

图5是表示第2实施方式的半导体装置的剖视图。

图6A至图6D是表示第2实施方式的半导体装置的制造工序的剖视图。

图7是表示第3实施方式的半导体装置的剖视图。

图8是表示第4实施方式的半导体装置的剖视图。

图9是表示第4实施方式的半导体装置的变化例的剖视图。

图10A至图10E是表示第5实施方式的半导体装置的制造工序的剖视图。

图11是表示第5实施方式的半导体装置的制造工序的第1变化例的剖视图。