[发明专利]一种基于FPGA的多路视频同步切换系统及方法

说明书

本发明涉及一种基于FPGA的多路视频同步切换系统及方法。该系统包括一个仲裁模块、一个视频矩阵模块、两个帧同步模块和一个视频同步切换模块。该方法在N路视频需要做同步切换时，只需根据当前正在显示的视频源和待切换的目标视频源来动态配置每一路视频访问DDR的许可，只允许正在显示和即将显示的视频流访问DDR，并关闭空闲视频流对DDR的占用，以提高多路视频同步时的内存优化利用。在切换结束后，新的视频切换指令来临之前，只需要对当前显示的视频进行帧同步即可，即没有切换命令时，只允许1路视频访问DDR，节约DDR的使用。

技术领域

本发明涉及视频切换技术领域，尤其涉及一种基于FPGA的多路视频同步切换系统及方法。

背景技术

在广电播出控制中非常重要的一个部分就是不同视频源之间的切换。不论是录制节目时多机位切换或是播出过程中的视频插播，其中必不可少的环节便是统一的帧同步，这是为了确保视频切换过程中所有视频流保持对齐。将不同步的多路视频写入缓存，并在同一时刻从各自同一坐标位置读取多路视频，并保持每路视频的缓存至少预留两帧空间用来划分读写分区，这样在任何时候切换都不会造成视频丢失或画面撕裂。

通常情况下，需要用DDR SDRAM(Double Data Rate SDRAM，双倍速率同步动态随机存储器)作为帧缓存，接收不同视频源数据，再利用统一的参考信号同步读取。若以FPGA(Field Programmable Gate Array，现场可编程门阵列)作为处理单元，以常见的FHD(FullHigh Definition，全高清)1080P60 YUV422/16bit视频格式为例，每一路视频帧同步需要占用至少3.98Gbit/s的DDR带宽，在大部分只能支持DDR3(一种计算机内存规格)的FPGA系统中，多路视频同时帧同步非常考验DDR的吞吐量，主频相同情况下只能通过增加DDR颗粒提高带宽，显然对于成本和功耗来说代价是很大的。

在大多数硬件设计时，都会根据产品需要做同步切换的通道数去设计提供足够多的DDR颗粒确保带宽和容量满足需求。在这种资源足够的情况下，只需要将所有视频做统一的帧同步处理就可以直接进行切换，这种做法虽然对FPGA开发设计较为方便，但缺乏对成本和有效利用率的考虑。

发明内容

鉴于上述现有技术的不足，本申请的目的在于提供一种多路视频同步切换系统及方法，旨在解决现有技术中多路视频同步切换时，将多路视频一并缓存从而浪费资源的问题，实现根据当前正在显示的视频源和待切换的目标视频源来动态配置每一路视频访问DDR的许可，只允许正在显示和即将显示的视频流访问DDR，并关闭空闲视频流对DDR的占用，以提高多路视频同步时的内存优化利用。

本发明的技术方案如下：

本发明第一方面提供一种基于FPGA的多路视频同步切换系统，装载在FPGA上的程序，按照计算机程序实现的功能划分，其包括仲裁模块、视频矩阵模块、帧同步模块和视频同步切换模块；

仲裁模块，用于1)实时收集视频切换指令；2)将实时更新的视频切换映射表发送给视频矩阵模块；3)实时监控切换过程中帧同步模块B的DDR写入状态，当收到帧同步模块B发送的响应信号时就将该帧同步模块的输出定义为可用，当收到视频画面切换命令后，发送第一视频切换使能信号给视频同步切换模块；4)接收到视频同步切换模块发送的第一视频切换完成响应信号后，向视频矩阵模块发送视频源复制指令；5)实时监控切换过程中帧同步模块A的DDR写入状态，当收到帧同步模块A发送的响应信号时，发送第二视频切换使能信号给视频同步切换模块；6)接收到视频同步切换模块发送的第二视频切换完成响应信号后，向视频矩阵模块发送停止向帧同步模块B输出内容的指令；所述视频切换指令包括视频切换映射表，所述视频切换映射表中含有当前视频源和目标切换视频源两个信息；