[发明专利]半导体存储器件和操作半导体存储器件的方法

权利要求书

1.一种半导体存储器件，所述半导体存储器件包括：

存储单元阵列，所述存储单元阵列包括多个存储单元行，所述多个存储单元行均包括多个易失性存储单元；

纠错码引擎；

刷新控制电路，所述刷新控制电路被配置为对所述多个存储单元行执行刷新操作；以及

控制逻辑电路，所述控制逻辑电路被配置为基于来自外部存储控制器的命令和地址来控制所述纠错码引擎，

其中，所述控制逻辑电路还被配置为控制所述纠错码引擎，使得所述纠错码引擎在读取操作期间通过对所述存储单元行中的至少一个第一存储单元行中的子页面执行纠错码解码操作来生成错误生成信号，

其中，所述控制逻辑电路还被配置为将所述第一存储单元行的错误发生计数与阈值进行比较，并基于所述比较向所述刷新控制电路提供所述第一存储单元行的第一地址作为错误地址，其中，所述错误发生计数是基于所述错误生成信号而生成的，并且

其中，所述刷新控制电路还被配置为基于所述错误发生计数来增加在刷新时段期间在所述第一存储单元行中执行的刷新操作的次数。

2.根据权利要求1所述的半导体存储器件，

其中，所述控制逻辑电路还被配置为控制所述纠错码引擎，使得所述纠错码引擎通过下述操作来执行所述纠错码解码：从每个所述子页面读取与码字相对应的数据，检测并纠正所述码字中的至少一个错误位，以及输出纠正后的码字。

3.根据权利要求1所述的半导体存储器件，其中，所述控制逻辑电路进一步被配置为：响应于与所述第一存储单元行的所述子页面相关联的所述错误发生计数等于或大于所述阈值，向所述刷新控制电路提供所述第一地址作为所述错误地址。

4.根据权利要求1所述的半导体存储器件，其中，所述刷新控制电路还被配置为：当在所述刷新时段期间响应于所述命令对所述存储单元行执行正常刷新操作时，在所述刷新时段期间与对所述存储单元行的所述正常刷新操作并行地执行对一个或更多个弱页面的弱刷新操作，所述一个或更多个弱页面包括所述第一存储单元行。

5.根据权利要求4所述的半导体存储器件，其中，所述刷新控制电路还被配置为在所述刷新时段期间对所述存储单元行执行所述正常刷新操作，并且当所述刷新控制电路刷新所述存储单元行中的第二存储单元行时，同时刷新对应的弱页面，所述第二存储单元行具有第一页面地址，所述第一页面地址等于所述一个或更多个弱页面的弱页面地址集合中的弱页面地址，只是所述第一页面地址有至少一位不同于所述弱页面地址。

6.根据权利要求1所述的半导体存储器件，其中，所述刷新控制电路还被配置为在所述刷新时段期间对所述存储单元行执行正常刷新操作，并且在完成对所述存储单元行的所述正常刷新操作之后，对包括所述第一存储单元行的一个或更多个弱页面执行弱刷新操作。

7.根据权利要求6所述的半导体存储器件，其中，所述刷新控制电路还被配置为：减小所述半导体存储器件的刷新间隔；在所述刷新时段的第一子区间期间执行所述正常刷新操作；以及在所述刷新时段的第二子区间期间执行所述弱刷新操作，所述第二子区间在所述第一子区间之后。