[发明专利]包括数据存储图案的半导体器件

说明书

提供了包括数据存储图案的半导体器件。所述半导体器件包括：下结构；包括栅极层和层间绝缘层并且具有开口的堆叠结构；位于所述开口中的垂直结构；位于所述垂直结构上的接触结构；以及位于所述接触结构上的导电线。所述垂直结构包括绝缘芯区域、覆盖所述绝缘芯区域的侧表面和下表面的沟道半导体层、位于所述沟道半导体层与所述栅极层之间并且彼此间隔开的数据存储图案、第一电介质层和第二电介质层。所述第一电介质层的至少一部分位于所述数据存储图案与所述栅极层之间，所述第二电介质层的至少一部分位于所述数据存储图案与所述沟道半导体层之间，并且所述绝缘芯区域在面对所述栅极层的区域中包括具有增加的宽度的第一凸部。

相关申请的交叉引用

本申请要求于2019年9月6日在韩国知识产权局提交的韩国专利申请No.10-2019-0110621的优先权的权益，所述韩国专利申请的公开内容通过整体引用合并于此。

技术领域

本发明构思涉及半导体器件，更具体地，涉及包括数据存储图案的半导体器件以及形成半导体器件的方法。

背景技术

为了提高产品的价格竞争力，对提高半导体器件的集成度的需求日益增长。为了提高半导体器件的集成度，已经提出了一种具有代替二维阵列的存储单元的三维阵列的存储单元的半导体器件。

发明内容

本发明构思的一方面提供一种能够提高集成度的半导体器件。

本发明构思的一方面提供一种形成能够提高集成度的半导体器件的方法。

根据本发明构思的一方面，半导体器件包括：下结构；堆叠结构，所述堆叠结构位于所述下结构上并且具有开口；垂直结构，所述垂直结构位于所述开口中；接触结构，所述接触结构位于所述垂直结构上；以及导电线，所述导电线位于所述接触结构上，其中，所述堆叠结构包括多个栅极层和多个层间绝缘层，其中，所述垂直结构包括绝缘芯区域、沟道半导体层、多个数据存储图案、第一电介质层和第二电介质层，其中，所述绝缘芯区域沿垂直方向延伸，所述垂直方向垂直于所述下结构的上表面，其中，所述沟道半导体层覆盖所述绝缘芯区域的侧表面和下表面，其中，所述多个数据存储图案位于所述沟道半导体层与所述多个栅极层之间，并且被设置为在所述垂直方向上彼此间隔开，其中，所述第一电介质层的至少一部分设置在所述多个数据存储图案与所述多个栅极层之间，其中，所述第二电介质层的至少一部分设置在所述多个数据存储图案与所述沟道半导体层之间，并且其中，所述绝缘芯区域在面对所述多个栅极层的区域中包括具有增加的宽度的多个第一凸部。

根据本发明构思的一方面，半导体器件包括：下结构；堆叠结构，所述堆叠结构包括顺序地堆叠在所述下结构上的层间绝缘层和栅极层；以及垂直结构，所述垂直结构穿过所述堆叠结构，其中，所述垂直结构包括：绝缘芯区域，所述绝缘芯区域穿过所述层间绝缘层和所述栅极层；沟道半导体层，所述沟道半导体层至少覆盖所述绝缘芯区域的侧表面；数据存储图案，所述数据存储图案位于所述沟道半导体层与所述栅极层之间；第一电介质层，所述第一电介质层至少介于所述数据存储图案与所述栅极层之间；和第二电介质层，所述第二电介质层至少介于所述数据存储图案与所述沟道半导体层之间，其中，所述数据存储图案具有面对所述栅极层的第一侧表面和面对所述沟道半导体层的第二侧表面，并且其中，所述数据存储图案的所述第二侧表面具有凹部。

根据本发明构思的一方面，半导体器件包括：下结构；堆叠结构，所述堆叠结构包括顺序地堆叠在所述下结构上的层间绝缘层和栅极层；以及垂直结构，所述垂直结构穿过所述堆叠结构，其中，所述垂直结构包括：绝缘芯区域，所述绝缘芯区域穿过所述层间绝缘层和所述栅极层；沟道半导体层，所述沟道半导体层至少覆盖所述绝缘芯区域的侧表面；数据存储图案，所述数据存储图案位于所述沟道半导体层与所述栅极层之间；第一电介质层，所述第一电介质层至少介于所述数据存储图案与所述栅极层之间；和第二电介质层，所述第二电介质层至少介于所述数据存储图案与所述沟道半导体层之间，并且其中，所述绝缘芯区域在面对所述栅极层的区域中具有至少两个拐点。

附图说明