[发明专利]半导体存储器装置

说明书

根据一个实施例，一种半导体存储器装置包含衬底、绝缘部件、第一导电层、第一柱及第二柱。所述衬底包含第一区、第二区、块区域及第一虚设块区域。所述绝缘部件布置于所述块区域与所述第一虚设块区域的相应边界部分处。所述第一导电层由所述绝缘部件分割。所述第一柱在其中所述第一区与所述块区域重叠的区域中穿透所述第一导电层。所述第二柱在其中所述第一区与所述第一虚设块区域重叠的区域中穿透所述第一导电层中的至少一者。

相关申请案交叉参考

本申请案基于并主张2020年3月16日提出申请的日本专利申请案第2020-44893号的优先权权益，所述日本专利申请案的全部内容以引用的方式并入本文中。

技术领域

本文中所描述的实施例一般来说涉及一种半导体存储器装置。

背景技术

已知能够以非易失性方式存储数据的NAND类型快闪存储器。

发明内容

一般来说，根据一个实施例，一种半导体存储器装置包含衬底、多个绝缘部件、多个第一导电层、多个第一柱及多个第二柱。所述衬底包含第一区、第二区、多个块区域及第一虚设块区域。所述第一区及所述第二区在第一方向上进行布置。所述块区域各自在所述第一方向上延伸且在与所述第一方向相交的第二方向上进行布置。所述第一虚设块区域在所述第二方向上邻近于所述块区域。所述绝缘部件各自在所述第一方向上延伸。所述绝缘部件布置于所述块区域与所述第一虚设块区域的相应边界部分处。所述第一导电层在与所述第一方向及所述第二方向两者相交的第三方向上进行布置且彼此间隔开。所述第一导电层由所述绝缘部件分割。所述第一柱在其中所述第一区与所述块区域重叠的区域中穿透所述第一导电层。所述第二柱在其中所述第一区与所述第一虚设块区域重叠的区域中穿透所述第一导电层中的至少一者。所述第一导电层在所述第一区中包含多个第一台阶式部分，所述多个第一台阶式部分中的每一者不与上部第一导电层重叠，且所述第一导电层在所述第二区中包含多个第二台阶式部分，所述多个第二台阶式部分中的每一者不与上部第一导电层重叠。用于所述第一导电层的触点耦合到所述第二台阶式部分。所述第一台阶式部分中的至少一者包含于所述第一虚设块区域中。

根据实施例，减小半导体存储器装置的芯片大小是可能的。

附图说明

图1是展示根据实施例的半导体存储器装置的整个配置的实例的框图。

图2是展示根据实施例的半导体存储器装置中的存储器单元阵列的电路配置的实例的电路图。

图3是展示根据实施例的半导体存储器装置中的存储器单元阵列的平面布局的实例的平面图。

图4是展示根据实施例的半导体存储器装置中的存储器单元阵列的单元区的详细平面布局的实例的平面图。

图5是沿着图4中的线V-V截取的横截面图，其展示根据实施例的半导体存储器装置中的存储器单元阵列的单元区中的横截面结构的实例。

图6是沿着图5中的线VI-VI截取的横截面图，其展示根据实施例的半导体存储器装置中的存储器柱的横截面结构的实例。

图7是展示根据实施例的半导体存储器装置中的存储器单元阵列的接线(hookup)区中的详细平面布局的实例的平面图。

图8是沿着图7中的线VIII-VIII截取的横截面图，其展示根据实施例的半导体存储器装置中的存储器单元阵列的接线区中的横截面结构的实例。

图9是展示根据实施例的半导体存储器装置中的存储器单元阵列的单元区的端部分处的平面布局的实例的平面图。

图10是沿着图9中的线X-X截取的横截面图，其展示根据实施例的半导体存储器装置中的存储器单元阵列的单元区的端部分处的横截面结构的实例。