[发明专利]一种基于跨导线性环路技术的高阶带隙基准电路

权利要求书

1.一种基于跨导线性环路技术的高阶带隙基准电路，其特征在于，包括：启动电路(1)、一阶带隙基准电路(2)、高温区域分段补偿电路(3)及低温区域分段平方电流产生电路(4)，其中，所述一阶带隙基准电路(2)的电信号输出端分别接启动电路(1)的信号输入端、高温区域分段补偿电路(3)的信号输入端及低温区域分段平方电流产生电路(4)的信号输入端，所述高温区域分段补偿电路(3)及所述低温区域分段平方电流产生电路(4)的信号输出端分别接所述一阶带隙基准电路(2)的信号输入端，所述启动电路(1)的信号输出端接所述一阶带隙基准电路(2)的启动信号输入端；所述启动电路(1)为所述一阶带隙基准电路(2)提供启动信号，所述一阶带隙基准电路(2)产生一阶带隙基准电压，所述高温区域分段补偿电路(3)在温度T大于参考温度T₁区域产生正温度系数的分段曲率电流I₁₄并为一阶带隙基准电压提供补偿电压V_NL1，所述低温区域分段平方电流产生电路(4)在温度T小于参考温度T₂区域产生分段平方电流I₄₃并为一阶带隙基准电压提供补偿电压V_NL2；电压V_NL1以及电压V_NL2分别对所述一阶带隙基准电路(2)产生一阶带隙基准电压进行高阶温度补偿；

所述低温区域分段平方电流产生电路(4)包括：PMOS管M18、PMOS管M21、PMOS管M22、PMOS管M23、PMOS管M24、PMOS管M27、PMOS管M28、PMOS管M29、PMOS管M34、PMOS管M35、PMOS管M40、PMOS管M41、NMOS管M19、NMOS管M20、NMOS管M25、NMOS管M26、NMOS管M30、NMOS管M31、NMOS管M32、NMOS管M33、NMOS管M36、NMOS管M37、NMOS管M38、NMOS管M39、NMOS管M42以及NMOS管M43，其中PMOS管M18的源极分别与PMOS管M21的源极、PMOS管M22的源极、PMOS管M23的源极、PMOS管M24的源极、PMOS管M27的源极、PMOS管M28的源极、PMOS管M29的源极、PMOS管M34的源极、PMOS管M35的源极、PMOS管M40的源极、PMOS管M41的源极以及外部电源VDD相连，PMOS管M18的漏极分别与NMOS管M19的漏极、NMOS管M19的栅极以及NMOS管M20的栅极相连，NMOS管M19的源极分别与NMOS管M20的源极、NMOS管M25的源极、NMOS管M26的源极、NMOS管M32的源极、NMOS管M33的源极、NMOS管M38的源极、NMOS管M39的源极、NMOS管M43的源极、NMOS管M42的源极以及外部地GND相连，PMOS管M21的漏极分别与PMOS管M22的漏极、PMOS管M22的栅极、PMOS管M28的栅极以及NMOS管M20的漏极相连，PMOS管M23的漏极分别与PMOS管M24的漏极、NMOS管M25的栅极、NMOS管M25的漏极以及NMOS管M26的栅极相连，PMOS管M27的栅极分别与PMOS管M27的漏极、PMOS管M29的栅极、PMOS管M34的栅极、PMOS管M35的栅极以及NMOS管M26的漏极相连，PMOS管M28的漏极分别与NMOS管M31的源极、NMOS管M36的源极、NMOS管M33的漏极、NMOS管M38的漏极、NMOS管M38的栅极以及NMOS管M39的栅极相连，PMOS管M29的漏极分别与NMOS管M30的漏极、NMOS管M30的栅极以及NMOS管M31的栅极相连，NMOS管M30的源极分别与NMOS管M32的漏极、NMOS管M32的栅极、NMOS管M33的栅极、NMOS管M37的源极以及NMOS管M39的漏极相连，PMOS管M34的漏极分别与NMOS管M36的漏极、NMOS管M36的栅极以及NMOS管M37的栅极相连，PMOS管M35的漏极分别与PMOS管M40的栅极、PMOS管M40的漏极、PMOS管M41的栅极、NMOS管M31的漏极以及NMOS管M37的漏极相连，PMOS管M41的漏极分别与NMOS管M42的漏极、NMOS管M42的栅极以及NMOS管M43的栅极相连。