[发明专利]纠错电路以及用于操作纠错电路的方法

权利要求书

1.一种纠错电路，所述纠错电路被配置为执行存储在存储器装置中的数据的纠错，所述纠错电路包括：

存储器，被配置为存储至少一个解码参数；以及

处理电路，包括被配置为存储所述数据的一个比特的第一变量节点，处理电路被配置为：从存储器接收所述至少一个解码参数，基于所述至少一个解码参数确定第一变量节点的图形度数，基于第一变量节点的图形度数确定用于所述一个比特的解码的解码规则，根据解码规则对第一变量节点执行解码，并且基于对第一变量节点进行解码的结果输出纠正后的数据。

2.根据权利要求1所述的纠错电路，其中，处理电路还包括：

变量节点缓冲器，包括第一变量节点，并且处理电路还被配置为从存储器接收所述至少一个解码参数并且基于所述至少一个解码参数更新与第一变量节点相关联的值。

3.根据权利要求2所述的纠错电路，其中，变量节点缓冲器包括多个变量节点，所述多个变量节点包括第一变量节点，并且

其中，处理电路还被配置为：基于所述至少一个解码参数来确定所述多个变量节点的多个图形度数，并且还基于所述多个变量节点的所述多个图形度数来确定用于所述一个比特的解码的解码规则。

4.根据权利要求3所述的纠错电路，其中，处理电路还被配置为：确定所述多个变量节点的所述多个图形度数之中的第一变量节点的图形度数的次序，并且还基于所述次序确定用于所述一个比特的解码的解码规则。

5.根据权利要求4所述的纠错电路，其中，解码规则是基于和的规则和基于查找表的规则中的至少一个。

6.根据权利要求5所述的纠错电路，其中，响应于第一变量节点的图形度数是所述多个变量节点的所述多个图形度数中的最高的图形度数，处理电路还被配置为将用于所述一个比特的解码的解码规则确定为基于和的规则。

7.根据权利要求1至6中的任意一项所述的纠错电路，其中，处理电路还被配置为从存储器装置接收所述数据，存储器装置为NAND闪存装置。

8.一种用于操作纠错电路的方法，所述纠错电路包括具有第一图形度数值的变量节点和具有第二图形度数值的变量节点，所述方法包括：

在第一时间段中对具有第一图形度数值的变量节点执行解码；

在第一时间段之后的第二时间段中，对具有第二图形度数值的变量节点执行解码；以及

基于对具有第一图形度数值的变量节点和具有第二图形度数值的变量节点进行解码的结果来输出纠正后的数据。

9.根据权利要求8所述的方法，其中，在第一时间段中对具有第一图形度数值的变量节点执行解码的步骤包括：

当具有第一图形度数值的变量节点是第一变量节点至第三变量节点时，将第一时间段划分为第一子时间段至第三子时间段。

10.根据权利要求9所述的方法，其中，在第一时间段中对具有第一图形度数值的变量节点执行解码的步骤还包括：

将第一变量节点至第三变量节点的值进行比较；以及

基于将第一变量节点至第三变量节点的值进行比较的结果，在第一子时间段中对第一变量节点执行解码，在第二子时间段中对第二变量节点执行解码，并且在第三子时间段中对第三变量节点执行解码。

11.根据权利要求8所述的方法，还包括：

在第二时间段中的解码完成之后，基于对具有第一图形度数值的变量节点和具有第二图形度数值的变量节点进行解码的结果来计算错误率；以及

响应于错误率小于阈值而完成纠错。

12.根据权利要求11所述的方法，还包括：

响应于错误率大于阈值，在第二时间段之后的第三时间段中对解码后的具有第一图形度数值的变量节点重复解码。