[发明专利]一种半导体器件的制造方法

说明书

本发明提供一种半导体器件的制造方法，主要包括在半导体衬底上的深沟槽中形成氧化层和源多晶硅层；形成一护层，所述护层覆盖源多晶硅层和氧化层；刻蚀所述护层和所述氧化层以形成栅沟槽；在所述栅沟槽中形成栅氧化层和隔离介质层；在所述栅沟槽中形成栅多晶硅层；去除所述护层和所述氧化层。由于在源多晶硅层形成之后增加了护层，便减小了所述源多晶硅层的顶部和所述氧化层的顶部之间的高度差，进而在后续对栅多晶硅层进行回刻时避免了栅多晶硅层与源多晶硅层的过渡区出现栅多晶硅刻蚀不干净的问题，从而解决了栅极与屏蔽栅短接引起的饱和栅极电流失效的问题。

技术领域

本发明涉及半导体集成电路制造技术领域，特别涉及一种半导体器件的制造方法。

背景技术

屏蔽栅极沟槽器件(SGT，屏蔽栅功率器件)在屏蔽栅光罩减版的工艺中，在栅多晶硅与源多晶硅(屏蔽栅多晶硅)的过渡区，会出现多晶硅残留的现象，最终引起栅极与屏蔽栅短接，引起饱和栅极电流(IGSS)失效。

如图1A至图1N所示，是现有屏蔽栅沟槽功率器件的制造方法各步骤中的器件结构示意图。现有技术中，屏蔽栅功率器件的制造工艺包括如下步骤：

步骤一，如图1A所示，提供一半导体衬底如硅衬底101；在半导体衬底101的表面形成硬质掩模层102，硬质掩模层102可采用氧化层，或采用氧化层加氮化层。如图1B和图1C所示，之后采用光刻工艺对硬质掩模层102进行刻蚀定义出栅极形成区域，之后再以硬质掩模层102为掩模对半导体衬底101进行刻蚀形成深沟槽103。

步骤二，如图1D所示，去除硬掩膜层102，并在深沟槽103的侧面和底部表面形成氧化层104，所述氧化层104延伸覆盖所述半导体衬底101的表面。

步骤三，如图1E所示，在所述深沟槽103中填充多晶硅材料以形成源多晶硅层105，该源多晶硅层105一般和源极相连，用于形成屏蔽栅。

步骤四，如图1F所示，对源多晶硅层105进行回刻，使深沟槽103外的源多晶硅层105都被去除，且使深沟槽103内的源多晶硅层105顶部和半导体衬底101相平。

步骤五，如图1G所示，去除氧化层104以在所述半导体衬底101和所述源多晶硅层105之间形成栅沟槽106，所述栅沟槽106的底壁低于所述半导体衬底101的顶面。

步骤六，如图1H所示，在所述源多晶硅层105的表面形成隔离介质层107a，在位于所述栅沟槽106内的所述半导体衬底101的表面形成栅氧化层107b。

步骤七，如图1I所示，形成栅多晶硅层108，栅多晶硅层108即为深沟槽栅。如图1J所示，对栅多晶硅层108进行回刻，回刻后的栅多晶硅层108应当仅位于所述栅沟槽106内。

步骤八，如图1K所示，去除半导体衬底101上的氧化层104，并形成阱区109，源区110。

步骤九，如图1L所示，形成层间膜111，并在所述层间膜111上形成接触孔112。如图1M所示，之后在接触孔112中填充金属。

步骤十，如图1N所示，形成正面金属层113，采用光刻刻蚀工艺对正面金属层113进行图形化刻蚀以分别形成源极和栅极，其中源极通过接触孔112分别和底部的源区110接触以及和源多晶硅105接触，栅极通过接触孔112和栅多晶硅层108接触；之后在半导体衬底101的背面形成漏区和背面金属层114，背面金属层114为漏极。

实际应用中发现，通过上述步骤所形成的屏蔽栅极沟槽器件容易出现饱和栅极电流(IGSS)失效的问题。

发明内容

本发明的目的在于提供一种半导体器件的制造方法，以解决通过现有技术所形成的屏蔽栅极沟槽器件容易出现饱和栅极电流(IGSS)失效的问题。