[发明专利]CMOS器件及其形成方法在审

申请号：	202010872435.0	申请日：	2020-08-26
公开（公告）号：	CN111785689A	公开（公告）日：	2020-10-16
发明（设计）人：	刘宪周	申请（专利权）人：	上海华虹宏力半导体制造有限公司
主分类号：	H01L21/8238	分类号：	H01L21/8238;H01L27/092
代理公司：	上海思微知识产权代理事务所(普通合伙) 31237	代理人：	曹廷廷
地址：	201203 上海市浦东***	国省代码：	上海;31
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	cmos 器件及其形成方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

本发明提供了一种CMOS器件及其形成方法，包括：提供衬底，在衬底上形成第一阱区和第二阱区；在第一阱区和第二阱区上形成栅氧化层；在第一阱区的栅氧化层和所述第二阱区的栅氧化层上依次形成多晶硅层、保护层和硬掩膜层；刻蚀所述硬掩膜层、所述保护层和所述多晶硅层，形成分别位于所述第一阱区和所述第二阱区上方的多晶硅栅级；形成至少覆盖所述多晶硅栅级侧壁的侧墙；以所述硬掩膜层为掩膜执行漏极轻掺杂。在漏极轻掺杂(LDD)过程中所述多晶硅栅级的顶部有所述硬掩膜层和所述保护层的保护，所述多晶硅栅级的侧壁有侧墙的保护，使多晶硅栅级避免在LDD过程中穿透，提高CMOS器件的阈值电压/漏电流(Vt/ID)一致性。

技术领域

本发明属于集成电路制造技术领域，具体涉及一种CMOS器件及其形成方法。

背景技术

随着半导体工业成为新兴工业的主流，集成电路己发展成为单一晶粒可以容纳数千万个电晶体的超大型集成电路，而CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)器件因其功耗低，集成度高，噪声低，抗辐射能力强等优点成为超大型集成电路中的主要工艺，但是传统的CMOS器件工作的电源电压较为单一，例如多数CMOS器件的电源电压为5V，无法满足电源的多样化需求。因此，相关技术中提供了工作电压不同的CMOS产品。

随着集成电路工艺的不断发展，CMOS器件的特征尺寸不断缩小，同时，多晶硅栅极层的厚度随之越来越薄。较薄多晶硅栅极层的主要目的是可以有更大的光刻或蚀刻工艺窗口。对于电源电压为5V和1.2V/1.5V的双栅工艺，为了提高5V漏极穿透电压，通常需要增加漏极轻掺杂(LDD)扩散离子注入剂量。但随着多晶硅栅极层变薄，LDD过程中容易穿透多晶硅栅极层，因此CMOS器件的阈值电压/漏电流(Vt/ID)一致性较差。

发明内容

本发明的目的在于提供一种CMOS器件的形成方法，有效保护多晶硅栅极层，使其避免在LDD过程中穿透，提高CMOS器件的阈值电压/漏电流(Vt/ID)一致性。

本发明提供一种CMOS器件的形成方法，包括：

提供衬底，在所述衬底上形成第一阱区和第二阱区；

在所述第一阱区和所述第二阱区上形成栅氧化层，位于所述第一阱区的栅氧化层厚度小于位于所述第二阱区的栅氧化层厚度；

在所述第一阱区的栅氧化层和所述第二阱区的栅氧化层上依次形成多晶硅层、保护层和硬掩膜层；

刻蚀所述硬掩膜层、所述保护层和所述多晶硅层，形成分别位于所述第一阱区和所述第二阱区上方的多晶硅栅级；

形成至少覆盖所述多晶硅栅级侧壁的侧墙；以及

以所述硬掩膜层为掩膜执行漏极轻掺杂。

进一步的，所述侧墙通过沉积薄高温氧化物膜形成。

进一步的，以所述硬掩膜层为掩膜执行源漏轻掺杂之后，还包括：

去除所述硬掩膜层。