[发明专利]一种并发大容量存储方法及系统

权利要求书

1.一种并发大容量存储方法，其特征在于，使用16组可配置的高速SERDERS作为同系列主机的互连接口，系统主机通过串口可将互连接口设置为SRIO、NVME或PCIE接口，FPGA通过SPI接口下载对应的配置文件；

通过SRIO协议解析模块、PCIE协议解析模块和NVME协议解析模块将数据解析出来，并经过并行数据处理模块后，将数据分发给UNFC控制器，通过UNFC控制器控制数据读写至NandFlash颗粒。

2.根据权利要求1所述的一种并发大容量存储方法，其特征在于，所述FPGA与若干个DDR颗粒相连，用于数据缓存以及存储缓存。

3.根据权利要求1或2所述的一种并发大容量存储方法，其特征在于，系统主机通过自定义的软件连接串口或网口将可动态重构接口的配置命令下发给FPGA，FPGA接收到相关指令后调用PCIE/SRIO/NVMe接口的配置文件，从而将同系统主机的接口进行动态重构。

4.根据权利要求3所述的一种并发大容量存储方法，其特征在于，所述并行数据处理模块将数据发送至8个UNFC控制器进行数据处理，通过8个UNFC控制器控制数据读写至与之相连的8个NandFlash颗粒。

5.根据权利要求4所述的一种并发大容量存储方法，其特征在于，所述SPI接口包括PCIE接口配置文件、SRIO接口配置文件和NVME接口配置文件，所述PCIE接口配置文件、SRIO接口配置文件和NVME接口配置文件分别与FPGA连接。

6.一种并发大容量存储系统，其特征在于，系统主机与FPGA连接，所述FPGA与NandFlash颗粒和SPI接口连接；

所述FPGA包中包括SRIO协议解析模块、PCIE协议解析模块、NVME协议解析模块、并行数据处理模块和UNFC控制器，所述SRIO协议解析模块、PCIE协议解析模块和NVME协议解析模块分别与并行数据处理模块连接，所述并行数据处理模块与UNFC控制器连接。

7.根据权利要求6所述的一种并发大容量存储系统，其特征在于，所述系统主机与FPGA中SRIO协议解析模块、PCIE协议解析模块和NVME协议解析模块连接，所述NandFlash颗粒与FPGA中UNFC控制器连接。

8.根据权利要求7所述的一种并发大容量存储系统，其特征在于，所述UNFC控制器有8个，8个所述UNFC控制器分别对应8个所述NandFlash颗粒。

9.根据权利要求6所述的一种并发大容量存储系统，其特征在于，所述FPGA还与若干个DDR4颗粒连接。

10.根据权利要求6所述的一种并发大容量存储系统，其特征在于，所述SPI接口包括PCIE接口配置文件、SRIO接口配置文件和NVME接口配置文件，所述PCIE接口配置文件、SRIO接口配置文件和NVME接口配置文件分别与FPGA连接。