[发明专利]超级结及其制造方法

说明书

本发明公开了一种超级结，包括：具有第一导电类型掺杂的第一外延层，在第一外延层中形成有超级结沟槽，在超级结沟槽中填充有第二导电类型掺杂的第二外延层；在沿超级结的深度方向上，第一外延层的掺杂浓度的分布曲线为波形曲线；在超级结反偏时，各超级结单元在波形曲线的各波形位置处耗尽速率不同，从而改善超级结器件的EMI能力。本发明还公开了一种超级结的制造方法。本发明能实现沟槽型超级结并同时改善超级结器件的EMI能力。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种超级结；本发明还涉及一种超级结的制造方法。

背景技术

超级结为由形成于半导体衬底中的交替排列的P型薄层也称P型柱(Pillar)和N型薄层也称N型柱组成，采用了超级结的器件为超级结器件如超级结MOSFET。利用P型薄层和N型薄层电荷平衡的体内降低表面电场(Resurf)技术能提升器件的反向击穿电压的同时又保持较小的导通电阻。

超级结的PN间隔的Pillar结构是超级结的最大特点。现有制作PN间隔的pillar结构主要有两种方法，一种是通过多次外延以及离子注入的方法即采用多层外延技术获得，另一种是通过深沟槽刻蚀以及外延(EPI)填充的方式来制作。后一种方法中，需要先在半导体衬底如硅衬底表面的N型掺杂外延层上刻蚀一定深度和宽度的沟槽，然后利用外延填充(EPI Filling)的方式在刻出的沟槽上填充P型掺杂的硅外延。

如图1所示，是现有采用深沟槽刻蚀和填充技术形成的超级结即沟槽型超级结的结构示意图；超级结主要包括：

形成于N型半导体衬底如硅衬底101表面上的N型外延层102，在N型外延层102中形成有超级结沟槽103，本申请中将超级结对应的深沟槽称为超级结沟槽，在超级结沟槽103中填充有P型外延层并由填充在超级结沟槽103中的P型外延层组成P型柱104，由P型柱104之间的N型外延层102组成N型柱，由P型柱104和N型柱交替排列形成超级结。超级结底部的N型外延层102组成缓冲层。

多层外延技术与深沟槽刻蚀和填充技术形成的超级结结构有一个明显的差异就是耐压层PN结的界面形貌差异。深沟槽刻蚀和填充填充工艺制作的超级结PN结界面较为平直，多层外延技术制作的超级结PN结界面有弯弯曲曲的界面。业界一般认为多层外延技术生产的超级结的电磁干扰(Electromagnetic Interference，EMI)能力较强，而深沟槽生产的超级结EMI能力较弱。

发明内容

本发明所要解决的技术问题是提供一种超级结，能采用深沟槽工艺形成同时能提高器件的EMI能力。为此，本发明还提供一种超级结的制造方法。

为解决上述技术问题，本发明提供的超级结包括：

具有第一导电类型掺杂的第一外延层，在所述第一外延层中形成有超级结沟槽，在所述超级结沟槽中填充有第二导电类型掺杂的第二外延层。

由填充于所述超级结沟槽中的所述第二外延层组成第二导电类型柱，由所述第二导电类型柱之间的所述第一外延层组成第一导电类型柱，由所述第一导电类型柱和所述第二导电类型柱交替排列形成超级结，一个所述第一导电类型柱和相邻的一个所述第二导电类型柱组成一个超级结单元；超级结器件形成于所述超级结上。

在沿所述超级结的深度方向上，所述第一外延层的掺杂浓度的分布曲线为波形曲线；在所述超级结反偏时，各所述超级结单元在所述波形曲线的各波形位置处耗尽速率不同，从而改善所述超级结器件的EMI能力。

进一步的改进是，所述波形曲线中包括基底掺杂值、波峰和波谷，所述波形曲线是在所述基底掺杂值的基础上上下波动形成，波峰和波谷交替排列；所述波形曲线中，波峰和波谷之间的间距组成半周期，两个所述半周期组成一个周期。

进一步的改进是，所述波形曲线中，各所述波峰的大小相等，各所述波谷的大小相等，各所述波峰和各所述波谷的绝对值也相等；各所述周期的大小相等。