[发明专利]半导体装置的制造方法

说明书

本公开实施例提供半导体装置的制造方法。方法包括形成鳍状结构，其具有多个第一半导体层与多个第二半导体层交错堆叠；形成牺牲栅极结构于鳍状结构上；蚀刻牺牲栅极结构不覆盖的鳍状结构的源极/漏极区，以形成源极/漏极沟槽；经由源极/漏极沟槽横向蚀刻第一半导体层；形成内侧间隔物层于源极/漏极沟槽中的蚀刻后的第一半导体层的至少横向末端上；形成晶种层于内侧间隔物层上；以及成长源极/漏极外延层于源极/漏极沟槽中，其中源极/漏极外延层的成长步骤包括自晶种层成长源极/漏极外延层。

技术领域

本发明实施例一般关于半导体装置与制作方法，更特别关于具有半导 体晶种层沉积于内侧间隔物层上的全绕式栅极场效晶体管的制作方法。

背景技术

半导体集成电路产业已经历指数成长。集成电路材料与设计的技术进 展，使每一代的集成电路比前一代具有更小且更复杂的电路。在集成电路 演进中，功能密度(比如单位芯片面积的内连线装置数目)通常随着几何尺寸 (比如采用的制作工艺所能产生的最小构件或线路)缩小而增加。尺寸缩小的 工艺通常有利于增加产能并降低相关成本。尺寸缩小亦增加处理与制造集 成电路的复杂性。

近来导入的多栅极装置可增加栅极-通道耦合、降低关闭状态的电流、 并减少短通道效应，以改善栅极控制。导入的多栅极装置之一为全绕式栅 极场效晶体管。全绕式栅极场效晶体管装置的名称来自于栅极结构可延伸 于通道区周围，因此栅极结构可由两侧或四侧接触通道。全绕式栅极场效 晶体管装置可与现有的互补式金属氧化物半导体工艺相容，可大幅缩小结 构并维持栅极控制与缓解短通道效应。全绕式栅极场效晶体管装置提供的 通道具有堆叠的纳米片设置。在堆叠的纳米片周围整合全绕式栅极结构具 有挑战性。举例来说，在堆叠的纳米片全绕式栅极工艺中，形成内侧间隔 物层的工艺为减少电容的重要工艺，其亦可避免栅极堆叠与源极/漏极区之 间的漏电流。然而可行的半导体晶种区有限，因此内侧间隔物层可能会造 成之后难以形成源极/漏极外延结构，比如外延成长时的孔洞或其他内部缺 陷。如此一来，虽然现有方法可适用于多种方面，但最终装置的效能可能 无法符合所有方面的挑战。

发明内容

本发明一例示性的实施例关于半导体装置的制造方法，包括形成鳍状 结构，其具有多个第一半导体层与多个第二半导体层交错堆叠；形成牺牲 栅极结构于鳍状结构上；蚀刻牺牲栅极结构不覆盖的鳍状结构的源极/漏极 区，以形成源极/漏极沟槽；经由源极/漏极沟槽横向蚀刻第一半导体层；形 成内侧间隔物层于源极/漏极沟槽中的蚀刻后的第一半导体层的至少横向末 端上；形成晶种层于内侧间隔物层上；以及成长源极/漏极外延层于源极/ 漏极沟槽中，其中源极/漏极外延层的成长步骤包括自晶种层成长源极/漏极 外延层。

本发明另一例示性的实施例关于半导体装置的制造方法，包括形成自 基板凸起的鳍状物，且鳍状物具有多个牺牲层与多个通道层，其中牺牲层 与通道层交错配置；自鳍状物的源极/漏极区移除牺牲层与通道层，以形成 源极/漏极沟槽；沉积第一半导体层于源极/漏极沟槽中；沉积第二半导体层 于第一半导体层上；部分地移除第一半导体层与第二半导体层，以露出源 极/漏极沟槽中的通道层；氧化第一半导体层；以及自第二半导体层外延成 长外延成长源极/漏极结构。

本发明又一例示性的实施例关于多栅极半导体装置，包括通道膜，位 于基板上；栅极结构，接合通道膜；源极/漏极外延结构，与通道膜相邻； 内侧间隔物层，夹设于栅极结构与源极/漏极外延结构之间；以及半导体层， 夹设于内侧间隔物层与源极/漏极外延结构之间。

附图说明

图1A及图1B是本发明一或多个实施例中，含有内侧间隔物结构的多 栅极装置的形成方法的流程图。

图2、图3、图4、图5、图6、图7、图8、图9、图10A、图19、图 20、图21、及图22是本发明实施例中，半导体结构在图1A及图1B的方 法的制作工艺时的透视图。

图10B、图11、图12、图13、图14、图15、图16、图17、及图18 是本发明实施例中，半导体结构在图1A及图1B的方法的制作工艺时的剖 视图。