[发明专利]一种VMAC高速地址学习方法和电子设备

说明书

本发明公开了一种VMAC高速地址学习方法，为提高VMAC地址学习速度，实现VMAC地址学习高速流水线处理，本发明提出一种“控制Cache”、“数据Cache”和Main memory的结构，并提出了“控制Cache”刷新机制，以降低高速处理造成的数据错误处理率。实现VMAC地址学习的高速流水线处理和冗余操作合并，提高访问有效性，保证数据一致性，提高VMAC地址学习的速度。本发明可降低Main memory读写延时对系统设计的影响，“数据Cache”可减小获取最新数据的延时；可降低工作频率对系统设计的影响，工作频率提高，为满足时序要求，存储数据由读到写流水级数变长，“数据Cache”可对写操作的临时状态进行合并。本发明还提供了相应的电子设备。

技术领域

本发明属于IP(Internal Protocol，网络协议)通信技术领域，更具体地，涉及一种VMAC高速地址学习方法和电子设备。

背景技术

VMAC功能属于MAC(Media Access Control，介质访问控制)地址安全功能。在目前基于二层以太网转发为核心的IP接入网络中，终端用户MAC地址不可信导致可能存在MAC地址欺骗。上行方向，接入设备接收到用户侧发送的报文，会将其中“不被信任”的终端用户源MAC转换成“可被信任”的VMAC(Virtual Media Access Control，虚拟介质访问控制)地址，并进行VMAC地址学习，然后转发给上层网络。下行方向，从网络侧接收到的报文发往用户端口时，查询地址学习表，会将报文中的VMAC地址还原为用户实际的MAC地址后再发送。

VMAC有两种模式。接入设备将每个用户的MAC地址转换为唯一的VMAC地址的模式，称为1:1模式；接入设备将一组用户MAC地址转换为一个唯一VMAC的模式，称为N:1模式。对于1:1模式，为限制终端用户数，可基于逻辑端口PortIdx设置VMAC申请阈值。如果上线用户达到VMAC最大申请数量，新用户的报文就会被丢弃。

随着超大规模集成电路的发展，处理速度需求越来越快。共享存储(sharememory)的应用等，导致存储数据由读到处理再到重新写入存储器的流水级数变长。对于VMAC地址学习，需要查询并学习两个地址学习表，一个是基于用户MAC的UMAC(User MAC，用户MAC)地址表，一个是表示转换后的VMAC与用户MAC关系的V-UMAC(Virtual-User MAC，虚拟-用户MAC)地址表。同时，为实现终端用户限制，需同步查询并更新V-State(Virtual-State，虚拟状态)状态表。由于V-State状态表的更新逻辑是串行的，即上一个数据报文的申请处理完毕后，才能知道下一个数据报文的申请是否达到VMAC申请阈值，这导致VMAC地址学习速度受限于V-State状态表的更新。为实现VMAC地址学习高速流水线处理，需要对V-State状态表的更新处理流程进行改进。

发明内容

针对现有技术的以上缺陷或改进需求，为提高VMAC地址学习速度，实现VMAC地址学习高速流水线处理，本发明提出一种“控制Cache”、“数据Cache”和Main memory的结构，并提出了“控制Cache”刷新机制，以降低高速处理造成的数据错误处理率。实现VMAC地址学习的高速流水线处理和冗余操作合并，提高访问有效性，保证数据一致性，提高VMAC地址学习的速度。

为实现上述目的，按照本发明的一个方面，提供了一种VMAC高速地址学习方法，包括：

S1、使用源UMAC为UmacKey，查找UMAC地址表，UMAC数据Cache命中，输出数据Cache命中的VMAC地址；否则输出Main memory命中的VMAC地址，有命中条目的，表示条目已学习，输出VMAC地址，UmacKeyHit置1，更新V-State控制Cache0，V-State控制Cache1填入空操作，跳转到步骤S4；没有匹配条目表示没有命中，执行步骤S2；