[发明专利]基于图形化埋层介质层的环栅场效应晶体管的制备方法

说明书

本发明提供一种基于图形化埋层介质层的环栅场效应晶体管的制备方法，包括：1)制备衬底结构，包括半导体衬底、绝缘层及半导体顶层，半导体顶层中插入有介质牺牲层；2)在器件区域外围形成隔离区；3)刻蚀半导体层及介质牺牲层，以在介质牺牲层上下方分别形成第一、第二线型半导体沟道；4)采用湿法腐蚀去除介质牺牲层及部分绝缘层以形成空腔；5)制备栅介质层及栅电极层；6)在第一、第二线型半导体沟道两端的半导体层中形成源区及漏区。本发明可避免介质牺牲层的侧向腐蚀，本发明具有较高的电学性能、较小的工艺难度及广泛的工艺兼容性。本发可通过一次湿法腐蚀形成上下堆叠的线型半导体沟道，大大节省工艺，并有效提高器件的驱动能力。

技术领域

本发明属于半导体设计及制造领域，特别是涉及一种基于图形化埋层介质层的环栅场效应晶体管的制备方法。

背景技术

具有环栅结构的场效应晶体管一般具有纳米级的沟道尺寸，其沟道为纳米线悬梁结构。其工艺节点一般小于10nm，在流片过程中，需要采用电子束光刻、DUV、EUV等光刻机进行加工，对光刻对准精度要求高，纳米线结构加工困难、工艺成本高。

在通过SOI衬底101制备纳米线晶体管时，通常通过选择区域的湿法腐蚀来获得纳米线悬梁结构，由于湿法腐蚀具有各向同性腐蚀特性，会在有源区四周造成侧向腐蚀102，如图1所示。该侧向腐蚀102结构增加了器件工艺不稳定性，影响后期薄膜淀积效果，增大器件的寄生电容，增加了芯片制备工艺难度。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于图形化埋层介质层的环栅场效应晶体管的制备方法，用于解决现有技术中制备纳米线晶体管时，容易造成介质结构的侧向腐蚀的问题。

为实现上述目的及其他相关目的，本发明提供一种基于图形化埋层介质层的环栅场效应晶体管的制备方法，其特征在于，所述制备方法包括：1)制备衬底结构，所述衬底结构包括依次层叠的半导体衬底、绝缘层及半导体顶层，所述半导体顶层中插入有介质牺牲层；2)定义器件区域，所述器件区域包括所述介质牺牲层及包覆所述介质牺牲层的半导体上层及半导体下层，对所述器件区域进行阱掺杂，并所述器件区域外围形成隔离区；3)刻蚀所述介质牺牲层上方的半导体上层，以形成第一线型半导体沟道，所述第一线型半导体沟道两端连接有所述半导体顶层；刻蚀所述介牺牲层，以显露所述介质牺牲层下方的半导体下层；刻蚀所述半导体下层，以形成第二线型半导体沟道，所述第二线型半导体沟道两端连接有所述半导体顶层；4)采用湿法腐蚀去除所述介质牺牲层及所述第二线型半导体沟道下方的部分绝缘层，以在所述第一线型半导体沟道下方及第二线型半导体沟道下方形成空腔；5)形成包围所述第一线型半导体沟道及第二线型半导体沟道的栅介质层及栅电极层，以形成栅极结构；6)在所述第一线型半导体沟道及第二线型半导体沟道两端的所述半导体层中形成源区及漏区。

可选地，所述介质牺牲层的长度范围介于20纳米～2微米，宽度范围介于20纳米～2微米。

可选地，步骤1)制备衬底结构包括：1-1)提供依次层叠的半导体衬底、绝缘层及半导体顶层，在所述半导体顶层表面形成介质层；1-2)刻蚀所述介质层，以形成图形化的介质牺牲层，所述介质牺牲层的周边显露所述半导体顶层；1-3)基于显露的所述半导体顶层，在所述半导体顶层及所述介质牺牲层上外延半导体层，所述半导体层包覆所述介质牺牲层，以形成所述衬底结构。

可选地，还包括重复进行步骤1-1)～步骤1-3)的步骤，以形成介质牺牲层及半导体层交替层叠的多层结构，步骤3)刻蚀所述多层结构，以形成多根堆叠的线型半导体沟道。

可选地，步骤1)制备衬底结构包括：1-1)提供依次层叠的半导体基底、绝缘层及半导体顶层，在所述半导体顶层上形成图形化的掩膜层；1-2)对所述半导体顶层进行离子注入及退火，以在半导体顶层内部形成介质牺牲层；1-3)去除所述掩膜层，以形成所述衬底结构。