[发明专利]半导体晶圆及半导体芯片在审
申请号: | 202010848274.1 | 申请日: | 2020-08-21 |
公开(公告)号: | CN113380716A | 公开(公告)日: | 2021-09-10 |
发明(设计)人: | 藤井美香 | 申请(专利权)人: | 铠侠股份有限公司 |
主分类号: | H01L23/00 | 分类号: | H01L23/00 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 张世俊 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 芯片 | ||
1.一种半导体晶圆,
形成有分别设置着电路元件的多个第1区域、及所述多个第1区域之间的第2区域,且
在所述多个第1区域的边缘与所述第2区域中将所述多个第1区域单片化时要被切断的第3区域之间,具备在沿与衬底的表面垂直的第1方向延伸的第1凹部嵌入有第1嵌入材料的第1结构体。
2.根据权利要求1所述的半导体晶圆,其中
在所述衬底上设置有器件层,且
所述第1结构体使所述器件层朝向所述第1方向延伸。
3.根据权利要求2所述的半导体晶圆,其中
在所述第1结构体的上方或所述第1结构体与所述边缘之间,设置有从所述器件层的表面朝向所述衬底凹陷的槽部。
4.根据权利要求1所述的半导体晶圆,其中
在所述第1嵌入材料之中形成有空隙。
5.根据权利要求1所述的半导体晶圆,其中
所述第1嵌入材料的韧性比和所述第1嵌入材料相邻而直接接触的膜小。
6.根据权利要求1所述的半导体晶圆,其中
所述第1嵌入材料与和所述第1嵌入材料相邻而直接接触的膜的密接力为规定大小以下。
7.根据权利要求4所述的半导体晶圆,其中
所述第1嵌入材料包含沿着所述半导体晶圆的表面方向积层且在所述第1方向延伸的第1膜及第2膜,且
所述第1膜与所述第2膜之间的密接力小于所述第1膜与处于所述第1凹部的外侧且和所述第1膜相邻而直接接触的膜的密接力、或所述第2膜与处于所述第1凹部的外侧且和所述第2膜相邻而直接接触的膜的密接力。
8.根据权利要求7所述的半导体晶圆,其中
所述第1膜由选自WSi、W、SiN、SiCN及a-Si的一者构成,且
所述第2膜由SiO2构成。
9.根据权利要求1所述的半导体晶圆,其中
所述第1区域具备在沿所述第1方向延伸的第2凹部嵌入有第2嵌入材料的第2结构体,且
所述第1凹部与所述第2凹部由共通的工序形成。
10.根据权利要求9所述的半导体晶圆,其中
在所述多个第1区域分别设置有在所述芯片区域内沿着所述边缘设置的壁状的结构体,且
所述第2结构体为所述壁状的结构体。
11.根据权利要求10所述的半导体晶圆,其中
所述第1嵌入材料的组成与所述第2嵌入材料的组成等同。
12.根据权利要求1所述的半导体晶圆,其中
所述第1结构体为以包围所述多个第1区域各者的方式形成的壁状的结构体。
13.一种半导体芯片,具备:
半导体衬底,包含设置有电路元件的第1区域、及形成在所述第1区域的周围的第2区域;
器件层,形成在所述半导体衬底;以及
第1结构体,形成在所述第2区域的所述器件层,且在沿与所述半导体衬底的表面垂直的第1方向延伸的第1凹部嵌入有第1嵌入材料。
14.根据权利要求13所述的半导体芯片,其中
在所述第2区域的外周部,具有在所述第1方向延伸的切断面、垂直于所述第1方向的剥离面、以及在所述第1方向延伸且露出的第1膜。
15.根据权利要求14所述的半导体芯片,其中
所述第1膜具有随着朝向所述第1方向的1个方向而从所述第1区域侧向所述第2区域侧、或从所述第2区域侧向所述第1区域侧倾斜的倾斜面。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于铠侠股份有限公司,未经铠侠股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010848274.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:信息处理装置、信息处理方法及计算机可读介质
- 下一篇:半导体装置