[发明专利]超结器件

说明书

本发明公开了一种超结器件，在过渡区中形成有P型环，版图结构包括：由正面金属层组成的栅极总线、栅极衬垫和源极金属层；源极金属层将所述栅极总线和所述栅极衬垫包围；栅极总线完全位于电荷流动区的区域内的上方；P型环将所述栅极总线和栅极衬垫都包围；源极金属层覆盖在栅极总线和所述栅极衬垫外的电荷流动区上方并延伸到P型环的上方；各栅导电材料层通过第一接触孔连接到对应的栅极总线或栅极衬垫，在P型环上形成有多个连接到源极金属层的第二接触孔，栅导电材料层和P型环之间的无相交结构使P型环的顶部各区域位置都能形成第二接触孔。本发明能提升器件的EAS能力和UIS能力，能避免栅极结构被高电场损坏，还能有效节约芯片尺寸。

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种超结器件。

背景技术

超结MOSFET采用新的耐压层结构，利用一系列的交替排列的半导体P型薄层和N型薄层组成的超结结构来在截止状态下在较低电压下就将P型薄层和N型薄层耗尽,实现电荷相互补偿,从而使P型薄层和N型薄层在高掺杂浓度下能实现高的击穿电压，从而同时获得低导通电阻和高反向击穿电压(BV),即超结MOSFET是利用PN即P型薄层和N型薄层电荷平衡的体内降低表面电场(Resurf)技术来提升器件BV的同时又保持较小的导通电阻。

在超结器件应用时，其单次脉冲雪崩击穿能量(EAS)能力作为器件的鲁棒性(robust)的关键性能之一，非常重要，EAS能力差的器件，往往容易在使用中失效，严重时甚至产生炸机现象。所以EAS能力的提升，对于提升超结器件的耐用性甚为关键。

EAS能力的改善，关键在于延缓寄生三极管的导通，寄生三极管为超结器件如超结MOSFET器件的N+区组成的源区、P阱组成的沟道区和N型柱组成的漂移区以及N+区组成的漏区形成三极管，沟道区作为基区，当基区电流较大时寄生三极管就会导通。

超结器件通常包括电荷流动区、过渡区和终端保护区，电荷流动区也称有源区(Activearea)，电荷流动区设置由超结器件如超结MOSFET的单元结构，器件导通时会形成沟道将超结MOSFET的源漏导通。电荷流动区位于超结器件的中间区域；终端保护区形成于所述电荷流动区的周侧，过渡区位于所述终端保护区和所述电荷流动区之间。

由于寄生三极管的基区电流较大时寄生三极管就会导通，从而降低EAS能力，所以为了改善器件的EAS能力，通常需要引导雪崩电流路径远离寄生三极管的基区，从而能减少寄生三极管的基区电流；另外，现有超结器件非常容易在终端转角处或者终端附近最先发生EAS烧毁，对于提升整体EAS能力是一个较大的瓶颈。

发明内容

本发明所要解决的技术问题是提供一种超结器件，能改善器件的EAS能力。

为解决上述技术问题，本发明提供的超结器件的中间区域为电荷流动区，终端保护区形成于所述电荷流动区的周侧，过渡区位于所述终端保护区和所述电荷流动区之间；在所述过渡区中形成有P型环，所述P型环环绕在所述电荷流动区的周侧；所述超结结构具有多个栅导电材料层。

所述超结器件的版图结构包括：

由正面金属层组成的栅极总线、栅极衬垫和源极金属层。

所述栅极总线和所述栅极衬垫相连接，所述源极金属层将所述栅极总线和所述栅极衬垫包围。

所述栅极总线完全位于所述电荷流动区的区域内的上方。

所述P型环将所述栅极总线和所述栅极衬垫都包围。

所述源极金属层覆盖在所述栅极总线和所述栅极衬垫外的所述电荷流动区上方并延伸到所述P型环的上方。

各所述栅导电材料层通过第一接触孔连接到顶部对应的所述栅极总线或所述栅极衬垫，在所述P型环上形成有多个连接到所述源极金属层的第二接触孔。