[发明专利]一种主/从CPU的高速主控系统

权利要求书

1.一种主/从CPU的高速主控系统，其包括ERT管道传感器、信号调理模块、主CPU模块和从CPU模块，其特征在于：还包括工频交流激励源、激励模块和脉冲滤波器；

所述ERT管道传感器连通输送管道，ERT传感器包括沿ERT传感器内壁的周向方向排列的电极阵列，取其中任意相邻的两电极为公共电极对，其它相邻的两个电极对为测量电极对；

所述工频交流激励源输出工频交流电压和/或电流信号作为交流激励信号，并将该交流激励信号施加在公共电极对上，建立敏感场，在测量电极对上测量电动势；

所述信号调理模块检若干个测量电极对上的电动势，并对该电动势进行信号调理和转换，最后输出数据至从CPU模块；

所述从CPU模块实时计算敏感场的灵敏度，并根据信号调理模块输出的数据判断该数据是否满足构成一幅图像数据的要求，若不满足，则通过激励模块调整工频交流激励源的激励模式；若满足，则保存该图像数据并对该图像数据进行图像重建初级处理；根据图像重建初级处理后的图像数据判断是否需要优化敏感场，若不需要，则将图像重建初级处理后的图像数据输出至主CPU模块；若需要，则通过敏感场优化算法优化敏感场；

所述激励模块控制工频交流激励源输出激励信号的模式、时序和激励强度；

所述主CPU模块接收从CPU模块输出的图像数据并对其进行图像重建算法处理；预设阈值滤波约束条件，判断图像重建算法处理后的图像数据是否满足阈值滤波约束条件，若满足，则进行卷积运算处理和最小二乘法约束递归，得到两相流各相占比及重建图像数据；若不满足，则通过脉冲滤波器进行滤波以满足阈值滤波约束条件；

所述脉冲滤波器在图像数据不满足阈值滤波约束条件时，对图像重建迭代拟合处理后的数据进行滤波处理。

2.如权利要求1所述的一种主/从CPU的高速主控系统，其特征在于：还包括参考点测量系统；

所述参考点测量系统输出参考点实时电导率数据，并将该电导率数据输入至主CPU模块；

所述主CPU模块接收参考点测量系统输出的参考点实时电导率数据，将图像重建算法处理后的数据与参考点测量系统输出的参考数据进行图像重建算法处理，处理后的图像数据与参考点实时电导率数据进行图像重建迭代拟合处理，判断图像重建迭代拟合处理后的数据是否满足阈值滤波约束条件。

3.如权利要求1所述的一种主/从CPU的高速主控系统，其特征在于：所述信号调理模块包括：信号放大与调理模块、模拟开关阵列、信号解调模块、自动增益控制回路模块和并行同步高速AD转换模块；

所述模拟开关阵列的若干个输入端分别与若干个测量电极对的一端一一对应电性连接，模拟开关阵列的若干个输出端分别与信号放大与调理模块的输入端电性连接，所述信号放大与调理模块对若干个测量电极对上检测的电动势进行放大和滤波处理；

所述信号解调模块对信号放大与调理模块的输出电动势进行解调处理，滤除电动势中的正交干扰信号和同相干扰信号，并将该电动势输出至从CPU模块；

所述从CPU模块通过该电动势判断测量电极对上检测的电动势是否满足测量要求，若满足，则通过并行同步高速AD转换模块对若干组测量电极对上检测的电动势进行并行A/D转换；若不满足，则通过自动增益控制回路模块控制模拟开关阵列切换测量电极对。

4.如权利要求1所述的一种主/从CPU的高速主控系统，其特征在于：所述测量电极对安装在测量极板上，采用轴向接地屏蔽层隔绝两个相邻的测量极板。

5.如权利要求1所述的一种主/从CPU的高速主控系统，其特征在于：还包括双屏蔽同轴电缆和等电位电绳驱动电路；

所述双屏蔽同轴电缆连接各模块；

所述等电位电绳驱动电路的输入电流为0A时，等电位电缆驱动电路实时重建双屏蔽同轴电缆的芯线电压波形并将其作用于双屏蔽同轴电缆的内屏蔽层，确保内屏蔽层与芯线的电位时刻相等。

6.如权利要求5所述的一种主/从CPU的高速主控系统，其特征在于：所述等电位电绳驱动电路包括：电阻R1、电位器R2、电阻R3、第一运算放大器OPA627和第一运算放大器OPA627；

所述双屏蔽同轴电缆的芯线与第一运算放大器OPA627的同相输入端电性连接，第一运算放大器OPA627的反相输入端与其输出端电性连接，第一运算放大器OPA627的输出端与第二运算放大器OPA627的同相输入端电性连接，第二运算放大器OPA627的反相输入端通过电阻R1接地，电位器R2并联在第二运算放大器OPA627的反相输入端及其输出端之间，第二运算放大器OPA627的输出端通过电阻R3与双屏蔽同轴电缆的内屏蔽层电性连接，双屏蔽同轴电缆的外屏蔽层接地。