[发明专利]混合标准单元和使用其设计集成电路的方法

说明书

本公开涉及一种混合标准单元，该混合标准单元包括半导体衬底、第一电力轨、第二电力轨、高速晶体管区域和低功率晶体管区域。第一电力轨和第二电力轨形成在半导体衬底上方，在第一方向上延伸，并且在垂直于第一方向的第二方向上顺序地布置。高速晶体管区域和低功率晶体管区域在第一方向上彼此相邻，并且布置在第一电力轨和第二电力轨之间的行区域中。形成在高速晶体管区域中的高速晶体管的操作速度高于形成在低功率晶体管区域中的低功率晶体管的操作速度，并且低功率晶体管的功耗低于高速晶体管的功耗。

相关申请的交叉引用

本申请要求于2019年11月7日向韩国知识产权局(KIPO)提交 的韩国专利申请No.10-2019-0142058的优先权，其全部公开内容通过 引用合并于此。

技术领域

示例实施例总体上涉及半导体集成电路，并且更具体地涉及混合 标准单元以及使用该混合标准单元设计集成电路的方法。

背景技术

半导体设备包括各种集成电路(IC)。例如，专用集成电路(ASIC) 被设计用于不同的应用，并且通用IC可以用于各种应用。

一些ASIC使用标准单元设计。标准单元被实现为实现快速运行 速度的2鳍结构，或者被实现为会引起低功耗的1鳍结构。ASIC中 的布局是指将门电路(gate)置于网表中的过程。ASIC中的布线是指 信号线和电源线。替换标准单元结构可能引起重复执行布局和布线过 程。

然而，多次执行布局和布线过程会降低设计效率和速度。因此， 本领域中需要在设计ASIC时减少布局和布线过程的数量。

发明内容

一些示例实施例可以提供一种能够减少集成电路的功耗的混合 标准单元以及使用该混合标准单元设计集成电路的方法。

根据示例实施例，混合标准单元包括：半导体衬底；第一电力轨 和第二电力轨，形成在半导体衬底上方，其中第一电力轨和第二电力 轨在第一方向上延伸，并且在垂直于第一方向的第二方向上顺序地布 置；以及高速晶体管区域和在第一方向上与高速晶体管区域相邻的低 功率晶体管区域，布置在第一电力轨和第二电力轨之间的行区域中， 形成在高速晶体管区域中的高速晶体管的操作速度高于形成在低功率 晶体管区域中的低功率晶体管的操作速度，并且低功率晶体管的功耗 低于高速晶体管的功耗。

根据示例实施例，混合标准单元包括：半导体衬底；多个电力轨， 形成在半导体衬底上方，在第一方向上延伸并且在垂直于第一方向的 第二方向上顺序地布置；以及至少一个高速晶体管区域和至少一个低 功率晶体管区域，布置在多个电力轨之间的一个或多个行区域中，其 中，至少一个高速晶体管区域与至少一个低功率晶体管区域的一个或 多个边界对应于在第二方向上延伸的一个或多个有源中断区域，形成 在至少一个高速晶体管区域中的高速晶体管的第一沟道宽度大于形成 在至少一个低功率晶体管区域中的低功率晶体管的第二沟道宽度。

根据示例实施例，一种设计集成电路的方法包括：接收用于集成 电路的输入数据；提供包括多个正常标准单元的正常标准单元库；提 供包括至少一个混合标准单元的混合标准单元库，其中，混合标准单 元被配置为执行与多个正常标准单元之中的对应的正常标准单元相同 的功能，其中，混合标准单元具有比对应的正常标准单元低的功耗； 以及通过基于输入数据、正常标准单元库和混合标准单元库执行布局 和布线来产生输出数据。

根据示例实施例，一种设计集成电路的方法，该方法包括：接收 用于集成电路的输入数据；以及基于输入数据使用正常标准单元执行 布局；基于布局执行信号布线；至少部分地基于布局和信号布线，确 定不满足功率条件；基于该确定，将至少一个正常标准单元替换为混 合标准单元；以及基于混合标准单元产生用于集成电路的输出数据。