[发明专利]用于IP与MAC地址映射表的压缩存储及快速查找系统及方法

说明书

本发明公开了一种用于IP与MAC地址映射表的压缩存储及快速查找系统及方法，该系统中：寄存器组，用于存放大概率IP字段和对应的生命周期倒计时器；设置多个寄存器组，并对寄存器组进行依次编号，用寄存器组的对应编号来表示其对应的大概率IP字段；存储单元阵列，用于存放数据块组成的阵列，阵列的行数为2的“寻址位宽”次幂，寻址位宽即寻址字段的位宽度；列数为允许冲突点的个数，允许冲突点为具有相同寻址字段，但大概率IP字段或其它字段相异的IP地址；数据块的数据结构为：其它字段、MAC地址、寄存器组对应的编号、该数据块对应的生命周期倒计时器。本发明基于硬件实现，减少CPU的负荷，提高存储查找的效率，能减少存储单元的大小，实现快速查询。

技术领域

本发明涉及网络通信技术领域，尤其涉及一种用于IP与MAC地址映射表的压缩存储及快速查找系统及方法。

背景技术

在网络内可以规划使用的IP地址，当有主机要加入该网络时，分配某个IP地址给其使用，当该主机脱离本网络，先前分配给他的IP地址可以给另一台新的主机再使用，因此在网络通信中就需要实时的知晓某个IP地址到底是哪台设备在使用，而标志设备的唯一ID就是他的MAC地址。因此需要存储最新的网络内的IP地址与MAC地址的映射关系。

在传统设备中这部分工作由CPU来完成。而CPU的工作方式是串行的，即他在执行某项任务时就不能执行其他任务了，一次只能有一项任务在做，如果想提高CPU处理其他任务的效率，就必须释放他的部分工作。FPGA因其并行工作及可编程属性，且具备一定的存储的单元(无需再外挂DDR，省成本)，被选中来替代CPU处理该部分工作就具有明显的优势。

发明内容

本发明要解决的技术问题在于针对现有技术中的缺陷，提供一种用于IP与MAC地址映射表的压缩存储及快速查找系统及方法。

本发明解决其技术问题所采用的技术方案是：

本发明提供一种用于IP与MAC地址映射表的压缩存储及快速查找系统，该系统包括：

IP地址拆分单元，用于将IP地址划分为：大概率IP字段、寻址字段、其它字段；其划分规则为：将IP地址以二进制数表示，以8位为单位被分割，32位的IP地址被分割成4个字段，转换为十进制，即采用点分十进制描述方法，预先设定一个大概率阈值；哪个字段的十进制数相同的次数最少，则被划分为寻址字段；哪些字段相同的次数超过大概率阈值，则被划分为大概率字段；未被选中的即为其他字段；

寄存器组，用于存放大概率IP字段和对应的生命周期倒计时器；设置多个寄存器组，并对寄存器组进行依次编号，用寄存器组的对应编号来表示其对应的大概率IP字段；

存储单元阵列，用于存放数据块组成的阵列，阵列的行数为2的“寻址位宽”次幂，寻址位宽即寻址字段的二进制位宽度；列数为允许冲突点的个数，允许冲突点为具有相同寻址字段，但大概率IP字段或其它字段相异的IP地址；数据块的数据结构为：其它字段、MAC地址、寄存器组对应的编号、该数据块对应的生命周期倒计时器；

地址写入单元，用于获取需要写入的IP地址和对应的MAC地址，并将IP地址和MAC地址按照寄存器组和存储单元阵列的数据结构写入其中；

地址读取单元，用于获取需要读取的IP地址，根据其寻址字段读取存储单元阵列，并根据读取到的编号进而读取寄存器组，读取成功后返回数据块中存储的MAC地址。

进一步地，本发明的寄存器组中的数据结构具体为：

大概率IP字段：记作IP[m:n]，表示IP地址区间中，动态指定的大概率字段的上限位标n及下限位标m；

寄存器组的生命周期倒计时器：记作reg_alive_s_time，采用16位宽的计时器，以满足TCP_IP协议要求。

进一步地，本发明的寄存器组的设置个数为：