[发明专利]一种增加爬电距离的半导体封装结构及其封装方法

说明书

本发明公开了一种增加爬电距离的半导体封装结构及其封装方法，其可增加引线之间的爬电距离，同时可增加器件的绝缘强度，满足半导体器件的高耐压要求，其包括壳体、若干个由内部芯片引出的贯穿壳体的引线，至少一个引线上包覆有凸缘，凸缘位于引线与壳体外表面相邻的部位，或至少一个引线上包覆有凸缘，同时引线之间开有凹槽，一种实现上述封装结构封装的方法，采用环氧树脂将所述芯片及所述引线的一端密封封装，引线之间的爬电路径上设置有若干个所述凸缘或凸缘与凹槽的组合结构，凸缘与壳体一体成型，或凸缘、凹槽与壳体一体成型。

技术领域

本发明涉及半导体封装技术领域，具体为一种增加爬电距离的半导体封装结构及其封装方法。

背景技术

半导体器件作为整流器、振荡器、发光器、放大器或测光器等广泛应用于射频、微波和光学半导体产品领域中，现有半导体器件主要包括封装壳体1、由内部电路组件引出的贯穿封装壳体的引线2，见图1、图2，其中引线2间的爬电距离是判断半导体器件绝缘性能的关键特征，爬电距离是沿绝缘表面测得的两个导电零部件之间或导电零部件与设备防护界面之间的最短路径。但是在实际应用时，当有高电压施加于半导体功率器件的导电引线时，引线和引线之间可能因爬电距离不足，出现塑封料表面漏电，该漏电降低了器件的绝缘强度，反之若使器件满足绝缘安全标准，则该半导体器件的功率则无法相应提高。

发明内容

针对现有技术中存在的在半导体壳体上施加高电压时，引线和引线之间可能因爬电距离不足，出现壳体表面漏电，导致器件的绝缘强度降低的问题，本发明提供了一种增加爬电距离的半导体封装结构，其可增加引线之间的爬电距离，同时可增加器件的绝缘强度，满足半导体器件的高耐压要求。

为实现上述目的，本发明采用如下技术方案：

一种增加爬电距离的半导体结构，其包括壳体、若干个由内部芯片引出的贯穿所述壳体的引线，其特征在于，至少一个所述引线上包覆有凸缘，所述凸缘位于所述引线与壳体外表面相邻的部位；或至少一个所述引线上包覆有凸缘，同时相邻两个所述引线之间开有凹槽，所述凹槽的两端分别贯穿所述壳体的顶端端面和底端端面。

其进一步特征在于，

每个所述凹槽的中部设置有凸块，所述凸块的两端向两侧延伸并贯穿所述壳体的上表面、下表面；

所述凸缘平行于所述引线伸出方向并凸出于所述壳体的外表面；

所述凸缘由所述壳体的外表面沿所述引线向外延伸的距离为100微米～3毫米；

所述凹槽由所述壳体的一侧端面向内凹陷，所述凹陷的深度为100微米～3 毫米；

所述引线的数量为三个，分别为：第一引线、第二引线、第三引线，所述第一引线、第二引线、第三引线沿所述壳体的一侧端顺序设置，所述凹槽位于所述第一引线与所述第二引线之间或所述第二引线与所述第三引线之间；

所述芯片为MOS管、IGBT管、SIC晶体管、可控硅的任意一种；

所述壳体为多面体结构；

所述壳体的材质为塑料；

所述引线为多面体结构。

一种实现上述封装结构封装的方法，其特征在于，采用环氧树脂将所述芯片及所述引线的一端密封封装，所述引线之间的爬电路径上设置有若干个所述凸缘，或至少一个所述引线上包覆有凸缘，同时相邻两个所述引线之间开凹槽，所述凸缘与所述壳体一体成型，或所述凸缘、凹槽与所述壳体一体成型。

其进一步特征在于，所述引线之间的爬电路径上设置有若干个凹槽，所述凹槽与所述壳体一体成型；

所述凸缘与所述壳体、凹槽一体成型。