[发明专利]一种基于FPGA的电路模块测试方法

权利要求书

1.一种基于FPGA的电路模块测试方法，其特征在于，包括以下步骤：

1)获取目标电路模块的电路网表，其中所述目标电路模块的多个测试端口分别设置有对应的硬宏单元；

2)获取测试电路模块的电路网表，其中所述测试电路模块的多个测试端口分别设置有对应的硬宏单元；目标电路模块的测试端口用于接收测试电路模块测试端口发送的测试激励；

3)根据目标电路模块的电路网表和测试电路模块的电路网表生成整体电路模块的电路网表，具体为：将测试电路模块的测试端口对应连接到目标电路模块的硬宏单元上，同时删除测试电路模块对应的硬宏单元；或将目标电路模块的测试端口对应连接到测试电路模块的硬宏单元上，同时删除目标电路模块对应的硬宏单元；

4)使用步骤3)获得的整体电路模块的电路网表，对所述目标电路模块进行测试；

在测试电路模块测试端口中的时钟输出端口和目标电路模块测试端口中的时钟输入端口之间设置时钟缓冲器；

同时，若测试电路模块中存在需要与目标电路模块时钟同步的测试子模块，则将所述时钟输出端口通过时钟缓冲器连接到所述测试子模块的时钟输入端口上。

2.根据权利要求1所述一种基于FPGA的电路模块测试方法，其特征在于，电路网表包括：多个电路单元和各电路单元之间的连线；

在步骤4)之前还包括：检查整体电路模块电路网表中每条连线的名称，修改名称重复连线的名称。

3.根据权利要求2所述一种基于FPGA的电路模块测试方法，其特征在于，在FPGA片上电路设置互不重合的第一预设区域和第二预设区域；

将所述目标电路模块约束在FPGA片上电路的第一预设区域；

将所述测试电路模块约束在FPGA片上电路的第二预设区域。

4.根据权利要求3所述一种基于FPGA的电路模块测试方法，其特征在于，测试电路模块通过约束在FPGA片上电路第一预设区域外的输入输出管脚和外部电路模块进行信号传递；

测试电路模块和目标电路模块通过约束在FPGA片上电路第一预设区域内或第二预设区域内的硬宏单元进行信号传递。