[发明专利]半导体结构、增强型高电子迁移率晶体管及其制备方法

说明书

本发明涉及一种半导体结构、增强型高电子迁移率晶体管及其制备方法，包括：形成GaN外延结构，所述GaN外延结构包括：叠层结构及P‑GaN层，所述P‑GaN层形成于所述叠层结构的上表面；刻蚀所述P‑GaN层，以形成栅极区域以及位于所述栅极区域外围的钝化区域，且所述钝化区域的厚度小于所述栅极区域的厚度；对所述钝化区域作钝化处理，以于所述叠层结构内形成二维电子气。通过刻蚀技术与钝化处理结合的方式，改善了增强型半导体结构的片内和片间均匀性。经过上述过程，可形成质量较好的P‑GaN层，对叠层结构基本不造成损伤，并且工艺可重复性强，均匀性良好，适合量产工艺的开发。

技术领域

本申请涉及半导体技术领域，特别是涉及一种半导体结构、增强型高电子迁移率晶体管及其制备方法。

背景技术

氮化镓材料和器件具备高频、高效、耐高压、耐高温、抗辐射能力强等优越性能，契合节能减排、智能制造、信息安全等国家重大战略需求。氮化铝镓(AlGaN)/氮化镓(GaN)高电子迁移率晶体管(HEMT)作为其中最具吸引力的器件类型，因为其本征极化效应的存在，使得常规器件表现为常开型(耗尽型)，这一方面给负压驱动电路的设计增加了难度；另一方面增加了器件的静态功耗问题，如何实现增强型GaN HEMT一直是该领域研究的难点。

目前几种主要用来制备增强型器件的方案包括：p型栅、凹槽栅、F处理和Cascode结构。其中，p型栅的方案已经被很多著名的研究机构和公司采用，如IMEC、FBH、Panasonic、EPC和Samsung等。

然而，目前制备这种器件结构需要对几十nm的p-GaN层进行刻蚀，由于刻蚀工艺的特点，对粗糙度、均匀性、选择性、腔室控制等方面提出了挑战，容易造成刻蚀不均匀和刻蚀损伤的问题。

发明内容

基于此，有必要针对上述问题提供一种半导体结构、增强型高电子迁移率晶体管及其制备方法。

为了实现上述目的，一方面，本发明提供了一种半导体结构的制备方法，包括如下步骤：

形成GaN外延结构，所述GaN外延结构包括：叠层结构及P-GaN层，所述P-GaN层形成于所述叠层结构的上表面；

刻蚀所述P-GaN层，以形成栅极区域以及位于所述栅极区域外围的钝化区域，且所述钝化区域的厚度小于所述栅极区域的厚度；

对所述钝化区域作钝化处理，以于所述叠层结构内形成二维电子气。

上述实施例中，通过刻蚀技术与钝化处理结合的方式，改善了增强型半导体结构的片内和片间均匀性，避免了单一工艺的不足。经过上述过程，可形成质量较好的P-GaN层，对叠层结构基本不造成损伤，并且工艺可重复性强，均匀性良好，适合量产工艺的开发。

在其中一个实施例中，所述钝化区域的厚度为5nm～15nm。

上述实施例中，刻蚀至钝化区域的厚度为5nm～15nm，降低了刻蚀步骤的要求，工艺上容易实现；且对叠层结构不造成任何损伤。

在其中一个实施例中，形成所述GaN外延结构包括：

形成GaN缓冲层；

于所述GaN缓冲层的上表面形成本征氮化镓沟道层；

于所述本征氮化镓沟道层的上表面形成AlGaN势垒层；所述AlGaN势垒层、所述本征氮化镓沟道层及所述GaN缓冲层共同构成所述叠层结构；

于所述AlGaN势垒层的上表面形成所述P-GaN层；其中，二维电子气形成于所述本征氮化镓沟道层与所述AlGaN势垒层的界面处，并延伸至所述本征氮化镓沟道层内。

在其中一个实施例中，所述半导体结构的制备方法还包括：