[发明专利]半导体存储器件及其制造方法

说明书

公开了半导体存储器件及其制造方法。可以提供该方法，包括：通过在衬底上交替堆叠多个第一绝缘层和多个第二绝缘层来形成模制结构；对模制结构进行图案化以形成第一沟槽，第一沟槽暴露模制结构的第一内侧壁；使用衬底作为种子，在第一沟槽中生长竖直半导体层，使得竖直半导体层覆盖第一内侧壁；对模制结构进行图案化以形成第二沟槽，第二沟槽暴露模制结构的第二内侧壁；通过从模制结构中经由第二沟槽选择性地去除第二绝缘层来形成多个凹陷；以及使用竖直半导体层作为种子，在相应的凹陷中水平生长多个水平半导体层。

相关申请的交叉引用

本专利申请要求于2019年10月8日向韩国知识产权局递交的韩国专利申请No.10-2019-0124864的优先权，其公开内容通过引用全部合并于此。

技术领域

本发明构思涉及半导体器件和/或其制造方法，并且更具体地，涉及具有改善的电特性的半导体存储器件和/或其制造方法。

背景技术

半导体器件已经高度集成以满足消费者所需的半导体器件的高性能和低制造成本。因为半导体器件的集成是决定产品价格的重要因素，所以对高集成度半导体器件的需求不断增长。典型的二维或平面半导体器件的集成度主要由单位存储单元所占据的面积决定，因此它很大程度上受用于形成精细图案的技术水平的影响。然而，精细图案化所需的极其昂贵的处理设备可能对于增加二维或平面半导体器件的集成度造成了实际限制。因此，已经提出了具有三维布置的存储单元的三维半导体存储器件。

发明内容

本发明构思的一些示例实施例提供了具有改善的电特性和提高的可靠性的三维半导体存储器件。

本发明构思的一些示例实施例提供了制造具有改善的电特性和提高的可靠性的三维半导体存储器件的方法。

根据本发明构思的示例实施例，一种制造半导体存储器件的方法包括：通过在衬底上交替堆叠多个第一绝缘层和多个第二绝缘层来形成模制结构；对所述模制结构进行图案化以形成第一沟槽，所述第一沟槽暴露所述模制结构的第一内侧壁；使用所述衬底作为种子，在所述第一沟槽中生长竖直半导体层，使得所述竖直半导体层覆盖所述第一内侧壁；对所述模制结构进行图案化以形成第二沟槽，所述第二沟槽暴露所述模制结构的第二内侧壁；通过从所述模制结构中经由所述第二沟槽选择性地去除所述第二绝缘层来形成多个凹陷；以及使用所述竖直半导体层作为种子，在相应的凹陷中水平生长多个水平半导体层。

根据本发明构思的示例实施例，一种半导体存储器件包括：堆叠结构，包括在衬底上竖直堆叠的多个层，所述多个层中的每个层包括在第一方向上延伸的位线和在第二方向上从所述位线延伸的半导体图案，所述第二方向与所述第一方向相交；栅电极，穿透所述堆叠结构，并且沿包括在所述多个层中的每个层中的半导体图案竖直地延伸；以及数据存储元件，电连接至所述半导体图案。数据存储元件可以包括：第一电极，电连接至所述半导体图案；第二电极，在所述第一电极上；以及介电层，在所述第一电极与所述第二电极之间。半导体图案可以具有晶格缺陷，所述晶格缺陷从所述半导体图案的底表面朝向所述半导体图案的顶表面倾斜地延伸。

根据本发明构思的示例实施例，一种半导体存储器件包括：堆叠结构，包括在衬底上竖直堆叠的多个层，所述多个层中的每个层包括绝缘层、在所述绝缘层上在第一方向上延伸的位线和在第二方向上从所述位线延伸的半导体图案，所述第二方向与所述第一方向相交；栅电极，穿透所述堆叠结构，并且沿包括在所述多个层中的每个层中的半导体图案竖直地延伸；以及数据存储元件，电连接至所述半导体图案。数据存储元件可以包括：第一电极，电连接至所述半导体图案；第二电极，在所述第一电极上；以及介电层，在所述第一电极与所述第二电极之间。半导体图案中可以具有晶格缺陷。晶格缺陷可以相对于所述半导体图案下方的所述绝缘层的顶表面成50°至60°的角度。

附图说明

图1示出了示出根据本发明构思的示例实施例的三维半导体存储器件的单元阵列的简化电路图。

图2示出了用于显示根据本发明构思示例实施例的三维半导体存储器件的透视图。