[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括衬底、分立于衬底上的沟道结构、横跨沟道结构的栅极结构、位于栅极结构两侧沟道结构中的源漏掺杂层、位于栅极结构的侧部且覆盖源漏掺杂层的层间介质层以及位于层间介质层和栅极结构上的介电层；刻蚀介电层和层间介质层，形成露出源漏掺杂层的源漏开口，在以垂直于源漏开口侧壁的方向为横向，源漏开口各处的横向尺寸均一性较好，源漏开口不易露出栅极结构，在源漏开口中形成的初始源漏插塞的横向尺寸均一性较好，刻蚀初始源漏插塞，形成的源漏插塞的均一性较好，源漏插塞不易与栅极结构桥接，有利于提高半导体结构电学性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底、分立于所述衬底上的沟道结构、横跨所述沟道结构的栅极结构、位于所述栅极结构两侧所述沟道结构中的多个源漏掺杂层、覆盖所述源漏掺杂层的侧壁和所述栅极结构侧壁的层间介质层以及位于所述层间介质层和栅极结构上的介电层；刻蚀所述介电层和层间介质层，形成露出多个所述源漏掺杂层的源漏开口；在所述源漏开口中形成初始源漏插塞；刻蚀部分所述沟道结构之间的所述初始源漏插塞，形成凹槽，所述凹槽在所述栅极结构的延伸方向上断开所述初始源漏插塞，剩余的所述初始源漏插塞作为源漏插塞。

可选的，所述半导体结构的形成方法还包括：形成所述源漏插塞后，刻蚀所述栅极结构顶部的所述介电层，形成露出所述栅极结构的栅极开口；在所述栅极开口中形成栅极插塞。

可选的，采用干法刻蚀工艺刻蚀部分所述沟道结构之间的所述初始源漏插塞，形成所述凹槽。

可选的，采用干法刻蚀工艺刻蚀部分所述沟道结构之间的所述初始源漏插塞，形成所述源漏插塞的步骤包括：在所述介电层上形成第一掩膜层，所述第一掩膜层露出部分所述沟道结构之间的所述初始源漏插塞；以所述第一掩膜层为掩膜刻蚀部分所述沟道结构之间的所述初始源漏插塞，形成所述源漏插塞；所述半导体结构的形成方法还包括：形成所述源漏插塞后，去除所述第一掩膜层。

可选的，采用干法刻蚀工艺刻蚀所述介电层和层间介质层，形成露出多个所述源漏掺杂层的源漏开口。

可选的，刻蚀所述介电层和层间介质层，形成露出所述源漏掺杂层的源漏开口的步骤包括：在所述介电层上形成第二掩膜层，所述第二掩膜层露出多个所述源漏掺杂层顶部的所述介电层；以所述第二掩膜层为掩膜刻蚀所述介电层和所述层间介质层，形成所述源漏开口；所述半导体结构的形成方法还包括：形成所述源漏开口后，去除所述第二掩膜层。