[发明专利]图像缩放方法、存储介质及电子设备

说明书

本发明公开了一种图像缩放方法、存储介质及电子设备，其中图像缩放方法，包括步骤：S1、读取原始图像数据和缩放参数，根据缩放参数从原始图像数据中筛选并存储参与插值运算的有效像素行；S2、对当前图像帧根据存储的有效像素行写入图像数据RAM单元；S3、从图像数据RAM单元中读出当前图像帧的有效像素值，并根据有效像素值和插值系数进行插值计算，得到当前缩放图像帧的像素值；S4、读取下一图像帧作为当前图像帧，重复步骤S2‑S4，完成图像缩放。本发明能在保证缩放图像质量的同时，能节省存储资源。

技术领域

本发明涉及LED显示屏图像缩放的技术领域，特别涉及一种图像缩放方法、存储介质及电子设备。

背景技术

在计算机图像处理和计算机图形学中，图像缩放是指对数字图像的大小进行调整的过程。图像缩放是一种非平凡的过程，需要在处理效率以及结果的平滑度和清晰度上做一个权衡。现有的图像缩放算法多采用插值算法，插值算法主要分为传统插值、基于边缘的插值和基于区域的插值。其中，双线性插值算法是应用较为广泛的图像缩放算法。

专利公开号CN104869284A提出了一种双线性插值放大算法的高效率FPGA实现方法和装置，其侧重点在乘法器资源的数量控制，为此它提出了加权系数重复利用的概念，但实时性性能不佳。专利公开号CN108986033A也提出了一种基于双线性插值算法处理的图像缩放方法，其侧重点在资源的使用量的优化，但缩放后图像质量不佳。专利公开号CN106910162A也提出了一种基于FPGA的图像缩放处理方法及装置，其侧重点在存储资源，优化掉外部存储，并全部使用FPGA内部存储，但目前主流的双线性都不会再使用外部存储，因为目前的双线性插值在4个像素相关性，也就是两行或者两列相关度情况下，加上FPGA内部存储资源充足的情况下，不再使用外部存储资源。

由此，现有基于FPGA的双线性插值实现方法都无法在保证缩放图像质量的同时，既节省存储资源也节省缩放时间。

发明内容

本发明所要解决的技术问题是：提供一种图像缩放方法、存储介质及电子设备，能在保证缩放图像质量的同时，能节省存储资源。

为了解决上述技术问题，本发明采用的技术方案为：

图像缩放方法，包括步骤：

S1、读取原始图像数据和缩放参数，根据所述缩放参数从所述原始图像数据中筛选并存储参与插值运算的有效像素行；

S2、对当前图像帧根据存储的有效像素行写入图像数据RAM单元；

S3、从所述图像数据RAM单元中读出所述当前图像帧的有效像素值，并根据有效像素值和插值系数进行插值计算，得到所述当前缩放图像帧的像素值；

S4、读取下一图像帧作为当前图像帧，重复步骤S2-S4，完成图像缩放。

为了解决上述技术问题，本发明采用的另一种技术方案为：

一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述的图像缩放方法。

为了解决上述技术问题，本发明采用的另一种技术方案为：

一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述的图像缩放方法。

本发明的有益效果在于：一种图像缩放方法、存储介质及电子设备，写入控制单元在当前图像帧开始缩放之前，根据缩放参数从原始图像数据中筛选并存储参与插值运算的有效像素行，使得只有参与插值运算的有效像素行才能写入图像数据RAM，并被读取控制单元对应读取以和对应的插值系数插值计算，从而得到缩放图像上每一个点的像素值。由此，在图像数据RAM存储的均为参与插值运算的有效像素行，而对于没有参与插值运算的无效像素行直接丢弃，从而节省RAM存储资源，使得本发明能在保证缩放图像质量的同时，能节省存储资源。