[发明专利]一种基于数字化直接线性相位比对的动态锁相环

说明书

本发明公开了一种基于数字化直接线性相位比对的动态锁相环，频率变换电路依次经ADC模块、FPGA模块和低通滤波器后与压控电压振荡器VCXO连接，频率变换电路将输入的参考信号处理成控制ADC模块转换速率的时钟信号并发送至ADC模块；FPGA模块接收ADC模块处理后参考信号输出PWM波给低通滤波器，低通滤波器将PWM波处理成对应的直流电压，通过改变压控电压振荡器VCXO的压控电压输出；压控电压振荡器VCXO经幅度预处理电路进行线性变换后发送至ADC模块；实现基于数字化直接线性相位比对的动态锁相环，利用线性的数字化鉴相方法测得两个不同频信号间的瞬时相位差。本发明具有低噪声、高精度、便于集成和便于芯片化等优势。

技术领域

本发明属于无线电通信技术领域，具体涉及一种基于数字化直接线性相位比对的动态锁相环。

背景技术

高分辨率、微频差的频率合成在频率合成方向具有非常重要的使用价值。其最主要的特征是拟获得的信号频率或是被控制信号的频率与输入的参考信号的频率间往往只有Hz、mHz、μHz量级甚至更小的差值(微频差的含义)，并且希望能以mHz、μHz量级甚至更高的分辨率去改变输出信号的频率(微频差的含义)。它主要用于对频标信号的频率值进行微调整，授时比对中的频率远程控制等。

目前典型的频率合成法有直接频率合成法、锁相频率合成法及直接数字式频率合成法。采用直接频率合成法或者锁相频率合成法一般能取得比较宽的频率调整范围，但是其调整频率时的分辨率一般只能达到Hz或者0.1Hz量级。采用直接数字式频率合成法虽然能获得高的分辨率和宽的频率调整范围，但是获得的信号的稳定度指标及相位噪声指标等都往往较差，无法实现超低的噪声频率变换。因此发展新的频率变换控制技术是一个重要的研究内容。

当利用传统技术设计锁相环时，大多数情况下都必须采用频率变换电路，用它将参考信号和输出信号的频率信号变换成一个相同的频率值，然后在同频下完成鉴相。

当锁相环工作时，环路中的鉴相器能实时的比较两“同频信号”的相位差并输出一个与该相位差成比例的电压信号，整个环路工作在负反馈状态，系统便实现了相位锁定。当锁定时，整个环路处于动态稳定状态，鉴相器输入端的两“同频信号”的频率差约为零而相位差基本为一定值。可见，在环路锁定的条件下，环路输出信号的频率决定于输入的参考信号的频率和环路中的频率变换电路的变频系数，而想调整锁相环的输出频率，通常只能改变环路中的频率变换电路的变频系数。若要高分辨率的调整变频系数，实现起来非常复杂，当分辨率要求非常高时有时甚至无法实现，这使得基于传统技术的锁相环无法满足一些特别场合的需求。

发明内容

本发明所要解决的技术问题在于针对上述现有技术中的不足，提供一种基于数字化直接线性相位比对的动态锁相环，适用于对频标信号的频率值的微调整，授时比对中的频率远程控制等。

本发明采用以下技术方案：

一种基于数字化直接线性相位比对的动态锁相环，包括频率变换电路，频率变换电路依次经ADC模块、FPGA模块和低通滤波器后与压控电压振荡器VCXO连接，频率变换电路将输入的参考信号f_ref处理成控制ADC模块转换速率的时钟信号并发送至ADC模块；FPGA模块接收ADC模块处理后参考信号f_ref输出PWM波给低通滤波器，低通滤波器将PWM波处理成对应的直流电压，通过改变压控电压振荡器VCXO的压控电压输出；压控电压振荡器VCXO经幅度预处理电路进行线性变换后发送至ADC模块；实现基于数字化直接线性相位比对的动态锁相环，利用线性的数字化鉴相方法测得两个不同频信号间的瞬时相位差。

具体的，FPGA模块包括FPGA高速ADC接口电路和MCU控制器，FPGA高速ADC接口电路用于控制ADC模块进行模数转换、采集转换结果并将其存到片内RAM中；MCU控制器利用片内RAM中的数据，测量ADC模块的输入信号与参考信号间的相位差，产生一个与压控电压相对应的PWM波。