[发明专利]基于高层次综合的国密算法SM4加速处理方法及系统

权利要求书

1.基于高层次综合的国密算法SM4加速处理方法，其特征是，对发送到服务器的待国密算法处理的数据包进行处理，包括：

利用高层次综合HLS通过高级程序语言实现国密算法SM4；对高级程序语言进行仿真处理；

仿真处理正常通过后，进行综合，得到综合报告，通过综合报告观察国密算法的性能；使用高层次综合HLS实现对国密算法SM4进行优化，通过联合仿真，最后导出IP核，从而让高层次综合HLS自动实现高级程序语言到硬件语言的转换，同时对比综合报告，计算得到国密算法SM4的吞吐量以及加速比；

将IP核加载到Vivado中进行电路的连接，生成控制FPGA的文件，将控制FPGA的文件导入到PYNQ平台上，从而实现将IP核部署到FPGA上；在PYNQ平台上通过python将生成的IP核进行调用，实现待国密算法处理的数据包的处理，形成经国密算法处理后的数据包；

FPGA将经过国密算法处理后的数据包传送给PYNQ的PS端；

使用高层次综合HLS实现对国密算法SM4进行优化，通过联合仿真，最后导出IP核；具体步骤包括：

在进行仿真后，使用高层次综合HLS自身对高级程序语言进行优化，产生优化代码；

对于国密算法SM4来说，研究的是SM4算法输入输出接口的问题，算法内循环的具体过程以及算法的流水处理问题；

对于接口问题，通过编辑接口的类型实现，接口的类型是s_axilite；

对于算法内的循环，使用UNROLL进行优化，整个算法使用PIPELINE进行优化；UNROLL是将整个循环展开，PIPELINE则是将循环进行流水处理；

SM4算法的设计实现与加速方法，其具体过程如下：

首先是E1通过C语言实现SM4算法；

E2是写出检测文件；

E3是在HLS当中实现的，E3采用s_axilite作为函数的接口的数据流，同时将函数进行流水化处理以及对数组进行优化；

E4是利用E3生成的IP核，创建一个Vivado工程，在Vivado中导入PYNQ平台硬件以及生成的IP核，对两个进行连线，再进行相应的synthesis操作，最后生成bit流文件，将这个过程中生成的tcl文件和bit文件导出，加载到PYNQ平台当中，E4除了导出相应的tcl和bit文件外，还需要导出hwh文件。

2.如权利要求1所述的方法，其特征是，利用高层次综合HLS通过高级程序语言实现国密算法SM4，是指：利用高层次综合HLS通过高级程序语言C/C++实现国密算法SM4。

3.如权利要求1所述的方法，其特征是，所述对高级程序语言进行仿真处理；具体步骤包括：将高级程序语言写入HLS当中，通过HLS的simulation功能对高级程序语言进行仿真，如果仿真不通过，HLS会检测出相应的错误，并返回错误报告。

4.如权利要求1所述的方法，其特征是，在UNROLL和PIPELINE两种优化方式当中，起到最主要作用的是PIPELINE，这与SM4本身是处理分组密码的关系是密不可分的，因为每一组加密的时候每一组的数据是独立的，没有任何依赖关系的，所以PIPLINE能够将整个算法进行流水处理；优化完成后依次进行HLS的综合、联合仿真以及导出IP核。

5.如权利要求1所述的方法，其特征是，让高层次综合HLS自动实现高级程序语言到硬件语言的转换；具体步骤包括：仿真结束以后，进行综合、联合仿真以及导出IP核，从而使得HLS自动将高级程序语言转化为硬件语言。

6.如权利要求1所述的方法，其特征是，通过python将生成的IP核进行调用，实现待国密算法处理的数据包的处理，形成经国密算法处理后的数据包；具体步骤包括：

通过python调用PYNQ内部自带的第三方库，将生成的bit流文件导入python当中，然后通过库函数调用SM4生成的IP核，当加密数据的时候调用函数，从而调用IP核，生成加密后的数据。