[发明专利]FPGA加速卡的功耗加压测试方法、装置及存储介质有效
| 申请号: | 202010793010.0 | 申请日: | 2020-08-07 |
| 公开(公告)号: | CN111984480B | 公开(公告)日: | 2022-07-22 |
| 发明(设计)人: | 张静东;王江为;阚宏伟;徐亚明 | 申请(专利权)人: | 苏州浪潮智能科技有限公司 |
| 主分类号: | G06F11/22 | 分类号: | G06F11/22 |
| 代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 刘新雷 |
| 地址: | 215100 江苏省苏州市吴*** | 国省代码: | 江苏;32 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | fpga 加速卡 功耗 加压 测试 方法 装置 存储 介质 | ||
本申请公开了一种FPGA加速卡的功耗加压测试方法、装置及计算机可读存储介质。其中,方法包括基于部分重配置方法将FPGA加速卡的硬件资源划分为作为执行正常功能测试的硬件逻辑实现区域的静态区域、包括不占用硬件资源的black模式和执行功耗加压测试的功耗测试模式的动态PR区域,并将具有部分重配置功能的FPGA固件烧录至闪存。当接收到功耗加压测试请求,设置动态PR区域的工作模式为功耗测试模式,同时将闪存中烧录的动态PR配置文件加载至动态PR区域;调用功耗加压测试模块在动态PR区域中执行功耗加压测试请求,从而在不增加FPGA加速卡的静态功耗的基础上,可直接使用具有功耗加压功能的固件对FPGA加速卡进行功耗加压测试。
技术领域
本申请涉及功耗加压测试领域,特别是涉及一种FPGA加速卡的功耗加压测试方法、装置及计算机可读存储介质。
背景技术
随着FPGA(Field Programmable Gate Array,现场可编程与门阵列)在异构计算领域的应用日益增长,基于FPGA的加速卡被广泛应用于数据中心。FPGA加速卡在被批量生产应用于数据中心时,均需经过各种软硬件、系统等的测试,如板卡信号完整性测试、各项功能压力测试、电源完整性测试、安规测试、功耗散热测试等。其中,功耗散热测试是测试FPGA加速卡在服务器整机环境中,自身散热装置和服务器散热策略是否能满足整个系统要求的重要测试项。通常功耗散热测试在整机环境下按照板卡设计最大功耗的1.2倍进行各项测试,同时板卡测试固件还必须支持信号完整性测试、各项功能压力测试等。
传统的CPU芯片在进行功耗加压测试时,通常利用运行在操作系统下的专用测试软件运行实现,如PTU(Power Thermal Utility,功耗压力测试工具)软件,当需要加压增加功耗测试时,只需在系统下安装运行该软件,启动加压程序,设置加压参数,即可提高CPU功耗进行相关测试。而FPGA芯片不同于传统CPU芯片,其内部硬件逻辑资源是可配置的,用户可以根据不通的业务需求,设计出使用不用硬件逻辑资源的固件版本,每种固件的功耗也都是不一样的。FPGA的功耗会随着其设计所需硬件逻辑资源如寄存器reg、查找表LUT等的增加而增加的,同时,FPGA的功耗也会随着FPGA使用的主时钟频率的增大而提高。所以相关技术通过给FPGA加速卡加压以进行功耗散热测试的方法是提高FPGA加速卡内的硬件资源使用量及提高这些硬件资源使用的主时钟频率。而FPGA加速卡功耗加压测试的固件仅能用于整机环境下的功耗散热测试,无法用于信号完整性测试、电源完整性测试等其他功能测试项。如图1所示,FPGA加速卡本身无法存储固件程序,需要外部掉电不丢失存储设备如Flash芯片存储FPGA加压程序,主机通过JTAG(Joint Test Action Group,联合测试行动小组)线缆将FPGA加压固件烧录至Flash芯片中,以便在系统整机环境下进行多次长时间测试。
相关技术在进行FPGA功耗加压测试过程中,为了尽可能的提高FPGA加速卡功耗,FPGA加压程序往往会使用很多FPGA加速卡内的硬件资源如LUT(Look Up Table,查找表)、寄存器、RAM和DSP等,这些硬件资源一旦被在FPGA工程设计时例化使用,就会增加FPGA的静态功耗,这也是FPGA内使用硬件资源越多,其功耗越大的原因所在。这也限制了其功耗会在一个目标等级下,尽管调整FPGA的主时钟可以略微调整FPGA的功耗,仍不能较大范围地调整FPGA板卡的功耗。如果想要调整FPGA的功耗等级,只能重新设计FPGA工程,调整硬件资源使用量,改变其功耗等级,再通过JTAG将新的程序固化到Flash中。其次,采用现有的FPGA加压方法生成的FPGA程序,由于这些测试需要支持板卡所有的完整功能项、专有的信号测试功能项,而且使用环境不一定是服务器整机散热环境,通常不能适用于信号完整性测试、功能压力测试等,即使通过调整使用FPGA主时钟驱动的寄存器翻转使能数量,也不能直接使用具有功耗加压功能的固件。由于FPGA在编译时已经将可能被驱动的硬件资源包含在内,这部分产生的静态功耗仍然很高。
鉴于此,如何在不增加FPGA加速卡的静态功耗的基础上,直接使用具有功耗加压功能的固件对FPGA加速卡进行功耗加压测试,是所属领域技术人员需要解决的技术问题。
发明内容
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州浪潮智能科技有限公司,未经苏州浪潮智能科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010793010.0/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种风洞模型的间隙模拟装置
- 下一篇:一种可控时序防漏电装置和系统





