[发明专利]处理器时钟频率的确定方法、装置及计算机可读存储介质

权利要求书

1.一种处理器时钟频率的确定方法，其特征在于，包括：

读取处理器的寄存器传输级代码，并从所述寄存器传输级代码中确定不可综合的目标代码；

将所述目标代码映射至预设工艺技术库中的门级电路；

根据环境设置指令配置所述门级电路的各个工作环境参数；

根据约束设置指令配置所述门级电路的各预设细节参数和所述门级电路中低于预设电压阈值的分立器件在所述门级电路中的当前占比值，以用于基于各工作环境参数、各预设细节参数和所述当前占比值优化后的所述门级电路确定所述处理器的时钟频率；

其中，所述当前占比值基于所述处理器所属芯片的性能需求、所述处理器时钟频率与所述门级电路中低于预设电压阈值的分立器件的占比值之间的数值关系进行确定。

2.根据权利要求1所述的处理器时钟频率的确定方法，其特征在于，所述根据约束设置指令配置所述门级电路的各预设细节参数和所述门级电路中低于预设电压阈值的分立器件在所述门级电路中的当前占比值之后，还包括：

输出不低于1％且不高于60％的多个占比值，作为候选占比值组；

根据占比值选定指令从所述候选占比值组选取相匹配的占比值，作为所述当前占比值。

3.根据权利要求2所述的处理器时钟频率的确定方法，其特征在于，所述根据环境设置指令配置所述门级电路的各个工作环境参数包括：

根据所述环境设置指令配置所述门级电路的目标工作温度、目标工作电压、工艺、输入端口的驱动单元、输出端口的驱动单元、转换时间和线性负载模型。

4.根据权利要求2所述的处理器时钟频率的确定方法，其特征在于，所述根据约束设置指令配置所述门级电路的各预设细节参数包括：

根据所述约束设置指令配置所述门级电路的电容值、扇入值、扇出值、时序和面积。

5.根据权利要求1至4任意一项所述的处理器时钟频率的确定方法，其特征在于，所述根据约束设置指令配置所述门级电路中低于预设电压阈值的分立器件在所述门级电路中的当前占比值包括：

所述处理器时钟频率随着所述门级电路中低于预设电压阈值的分立器件的占比值呈抛物线的数值关系，所述抛物线包括第一端点、第二端点和顶点；

若所述处理器所属芯片的性能需求为高性能需求，将所述当前占比值设置为所述顶点对应的占比值；

若所述处理器所属芯片的性能需求为高性能且功率不高于预设功率阈值的需求，将所述当前占比值设置为大于所述第一端点对应占比值但小于所述顶点对应占比值，或大于所述顶点对应占比值但小于所述第二端点对应占比值。

6.一种处理器时钟频率的确定装置，其特征在于，包括：

代码读取模块，用于读取处理器的寄存器传输级代码，并从所述寄存器传输级代码中确定不可综合的目标代码；

目标库映射模块，用于将所述目标代码映射至预设工艺技术库中的门级电路；

环境搭建模块，用于根据环境设置指令配置所述门级电路的各个工作环境参数；

约束设置模块，用于根据约束设置指令配置所述门级电路的各预设细节参数和所述门级电路中低于预设电压阈值的分立器件在所述门级电路中的当前占比值；所述当前占比值基于所述处理器所属芯片的性能需求、所述处理器时钟频率与所述门级电路中低于预设电压阈值的分立器件的占比值之间的数值关系进行确定；

综合优化模块，用于基于各工作环境参数、各预设细节参数和所述当前占比值对所述门级电路进行综合优化；

时钟频率确定模块，用于根据所述门级电路的综合优化结果确定所述处理器的时钟频率。

7.根据权利要求6所述的处理器时钟频率的确定装置，其特征在于，所述约束设置模块包括低阈值器件设置子模块，所述低阈值器件设置子模块包括：

输出单元，用于输出不低于1％且不高于60％的多个占比值，作为候选占比值组；

占比值确定单元，用于根据占比值选定指令从所述候选占比值组选取相匹配的占比值，作为所述当前占比值。