[发明专利]用于模拟行存取速率确定的设备、系统及方法

说明书

本发明的实施例涉及用于模拟行存取速率确定的设备、系统及方法。对不同行地址的存取可通过将一或多个接收到的地址存储于堆叠切片中来跟踪。每一切片包含累加器电路，其基于电容器上的电荷而提供电压。当接收行地址时，可将其与存储于所述堆叠中的所述行地址进行比较，且如果存在匹配，那么增加相关联累加器电路中的所述电容器上的所述电荷。每一切片还可包含电压对时间VtoT电路，其可用于识别由所述累加器电路提供的所述电压中的最高电压。可刷新存储于具有所述最高电压的所述切片中的所述行地址。

技术领域

本申请案涉及存储器单元，且特定来说，涉及用于模拟行存取速率确定的设备、系统及方法。

背景技术

信息可作为物理信号(例如，电容元件上的电荷)存储在存储器的个别存储器单元上。存储器可为易失性存储器，且物理信号可随着时间的推移衰减(其可使存储于存储器单元中的信息降级或破坏所述信息)。通过(例如)重写信息以使物理信号恢复到初始值来周期性地刷新存储器单元中的信息可为必要的。

随着存储器组件尺寸的减小，存储器单元密度大大增加。在周期性地刷新一系列存储器单元的情况下，可实施自动刷新操作。对特定存储器单元或存储器单元群组的重复存取(通常称为‘行锤击’)可导致附近存储器单元中的数据降级速率增加。识别受行锤击影响的存储器单元并在除自动刷新操作之外的标定刷新操作中刷新所述存储器单元可为合意的。

发明内容

一方面，本申请案涉及一种设备，其包括：外存储器，其经配置以存储行地址且响应于外部地址匹配所述经存储行地址提供匹配信号；及累加器电路，其经配置以响应于所述匹配信号增加电容器上的电荷量。

另一方面，本申请案涉及一种设备，其包括：多个切片，其经配置以接收外部行地址，每一切片包括：外存储器，其经配置以存储经存储地址且响应于每当所述外部行地址匹配所述经存储地址提供匹配信号；累加器电路，其经配置以提供与提供所述匹配信号的速率成比例的电压；及电压对时间(VtoT)电路，其经配置以确定由所述多个切片中的每一者中的所述累加器电路提供的最高电压及最低电压。

另一方面，本申请案涉及一种方法，其包括：接收行地址；比较所述行地址与多个外存储器，所述多个外存储器各自经配置以存储经存储地址；响应于所述行地址匹配所述经存储地址增大与所述多个外存储器中的一者相关联的电压；及确定所述多个外存储器中与最大电压相关联的一者。

附图说明

图1是根据本发明的至少一个实施例的半导体装置的框图。

图2是根据本发明的实施例的刷新控制电路的框图。

图3A到3B分别是根据本发明的实施例的堆叠及所述堆叠的切片的框图。

图4是根据本发明的实施例的内容可寻址存储器(CAM)单元的示意图。

图5是根据本发明的实施例的实例累加器电路的示意图。

图6是根据本发明的实施例的电压对时间(VtoT)电路的示意图。

图7是根据本发明的实施例的模拟行存取速率确定方法的流程图。

具体实施方式

特定实施例的以下描述在性质上仅是示范性的且绝不希望限制本发明的范围或其应用或用途。在本系统及方法的实施例的以下详细描述中，参考形成详细描述的一部分且通过所描述的系统及方法可实践于其中的说明特定实施例展示的附图。足够详细地描述这些实施例以使所属领域的技术人员能够实践当前揭示的系统及方法，且应理解，可利用其它实施例且可在不背离本发明的精神及范围的情况下做出结构及逻辑变化。此外，出于清晰的目的，当特定特征对于所属领域的技术人员来说显而易见时将不论述所述特定特征的详细描述以便不模糊本发明的实施例的描述。因此，不应以限制意义看待以下详细描述，且本发明的范围仅由所附权利要求书定义。