[发明专利]一种复杂数字模块应力损伤监测预警装置和方法

说明书

本发明提出一种复杂数字模块应力损伤监测预警装置包括自测试电路模块、读写端口和故障监测IP核；自测试电路模块包括外部电容和接地，外部电容一端分别与第一管脚和第二管脚连接，另一端连接接地；读写端口包括两个相同的读写逻辑模块；每个读写逻辑模块包括写逻辑、读逻辑、输入端口和输出端口；故障监测IP核包括高频时基信号源、门限控制器、第一计数器、第二计数器、第一锁存器、第二锁存器和读写控制器。本发明中采用的装置和方法可以降低器件测试对自动测试设备的依赖程度，可以在线实时监测焊点的阻抗并量化，通过较高的量化精度和对应力损伤进行持续跟踪来给出可信度较高的预测。

技术领域

本发明涉及电子系统检测技术领域，尤其涉及一种复杂数字模块应力损伤监测预警装置和方法。

背景技术

外界应力包括振动、压力、温度变化、印制板弯曲等长时间积累是引起数字模块焊点网络失效的主要原因，然而目前缺乏对电路板受应力退化的健康信息采集和状态监测的有效技术手段。焊点在长时间使用过程中受应力失效，严重时会造成整个系统的死机，所以在使用过程中对焊接失效潜在风险进行在线监测和早期预防，可以避免系统直接瘫痪所带来的经济损失。因此，针对数字模块的焊点应力损伤和故障预警的内建自测试设计非常有必要。

数字电路中“0”和“1”是通过具有一定容差范围的高低电平来表示的，所以数字器件抗干扰能力较强。正因为存在这种容差范围，数字器件焊点的阻抗在一定的范围内升高，可能并不会影响数字器件的正确读写。所以，以电阻值作为指标来评估或者监测数字模块焊点的可靠性的传统方法，既没有很好地结合器件的特点，又不能得到直观的结论。例如，利用电阻电桥监测数字电路的焊点，其阻抗测量灵敏度可以达到mΩ量级；另外，由于电压比较器的响应速度足够快，也可能探测到阻值在几微秒内的突变。但是，用焊点阻抗来反映数字电路信号的完整性不是很直观，而且搭建的监测电路还需要占用较大的PCB的空间。所以对数字器件的焊点进行可靠性评估时，最好是有针对性的，并结合器件本身的特点来设计测试电路，这样才能给出合理的评价。

数字电路焊点的信号完整性问题是指由受损焊点或者不良焊点引起的信号时序、信号波形等发生变化，使得信号通过焊点后，接收端看到的波形与时序和信号发送端发送的波形没有在容许的误差范围内保持一致。从而产生不正确数据、地址和控制信号造成系统误工作，甚至导致系统崩溃。焊点受损后，电阻以及寄生电容、电感会发生变化，数字信号的边沿速率减小，上升时间变长，有可能使得信号的建立以及保持时间不足，从而就会引起接收信号的触发器处于亚稳态。也可能使得信号延时，导致时序错误。另外，更严重的情况是，当焊点中存在断裂面，当它受到外界循环往复的应力作用，接触面时大时小，以及污染、断面氧化等因素，使电阻值产生上下波动和突变。而且此种波动的时间一般很短，是一种间歇性故障，可以引起数字电路的读写错误。这种错误引起的原因就是焊点电阻或者阻抗的升高，使得通过焊点的数字信号的高电平或者低电平达不到逻辑电平门限，从而导致信号传输错误。受损焊点按一定的间隔时间振动，其中的断裂面会时而接触时而分离，使得焊点的电阻时而降低时而上升。当信号中的某个时间段的高电平正好碰到断面分离时，其电平值被削低，这在后续电路中有可能被处为低电平。

焊点内建自测试(Solder-Joint Built-In-Self-Test,SJ BIST)的测试思路在于，焊点状态测试信号和响应检测由电路内部某些结构自动产生，而不是要求外部施加焊点状态测试信号确定所得到的测试结果是否正确。被测电路(测试电路)一般是嵌入在可编程器件中的IP核，外界通过获取IP核的监测信息来对焊点的健康状态进行评估。目前，关于描述内建自测试用于焊点故障检测的文献很多，但并没有给出详细的理论解释，更是实际进行复杂数字模块焊点测试的盲点。焊点在长时间使用过程中受应力失效，严重时会造成整个系统的死机，所以在使用过程中对焊接失效潜在风险进行在线监测和早期预防，可以避免系统直接瘫痪所带来的损失。因此，针对数字模块的焊点应力损伤和故障预警的内建自测试设计非常有必要。

发明内容

本发明提供了本发明提出了一种数字模块焊点受外界应力导致损伤和故障的预警装置以及相应的方法。