[发明专利]半导体器件及其形成方法

说明书

本发明提供一种半导体器件及其形成方法，包括：提供前端器件，前端器件包括介质层、嵌设于介质层中的金属层以及覆盖介质层的第一衬底，第一衬底为(110)晶面衬底，亦即【110】晶向。干法刻蚀去除部分厚度的第一衬底，形成第一开孔；湿法刻蚀所述第一开孔的侧壁和底部以暴露出介质层，形成第二开孔，在垂直于所述第一衬底的截面上，所述第二开孔位于所述第一衬底中的部分的截面形状为矩形。所述第一衬底为(110)晶面，湿法刻蚀具有各向异性，对(110)晶面的第一衬底做定向性腐蚀，形成几乎完全垂直侧壁的TSV(硅通孔)，即第二开孔C，解决TSV(硅通孔)刻蚀形貌较难控制的问题。

技术领域

本发明属于集成电路制造技术领域，具体涉及一种半导体器件及其形成方法。

背景技术

在高度集成化的半导体发展的趋势下，基于3D-IC技术的晶圆级堆叠能够实现更低成本、更快速及更高密度的芯片集成。TSV(Through Silicon Via，硅通孔)技术是通过在芯片与芯片之间，晶圆和晶圆之间制造垂直导通，实现芯片之间互连的新技术，其能在三维方向使得堆叠密度更大。

TSV(硅通孔)作为多片晶圆连接的便捷通道，在3D-IC键合工艺中发挥着越来越重要的作用。目前，主流的TSV刻蚀方法是基于ICP刻蚀机的Bosch工艺。这是一种通过将刻蚀过程划分为由“刻蚀+沉积+清理”组成的循环周期性侧壁保护的干法刻蚀方法，以此实现深孔硅的各向异性刻蚀。该方法的缺点是容易产生侧壁起伏(如图1a所示)，刻蚀速度越快侧壁起伏越严重；侧壁条纹(如图1b所示)，为高能量轰击造成的损伤；TSV(硅通孔)底部向两侧侧凹的形貌(如图1d所示)，晶圆边缘的等离子密度更高，刻蚀速度更快。此外，随着TSV(硅通孔)深度的增加(大于50μm)，刻蚀速度会随之降低，造成底部关键尺寸收缩严重(如图1c所示)，而目前并没有可用于深孔(大于50μm)底部关键尺寸监测的量测方法。这些都使得TSV(硅通孔)刻蚀形貌的把控越来越困难。

发明内容

本发明的目的在于提供一种半导体器件及其形成方法，形成侧壁几乎完全垂直且光滑的TSV(硅通孔)，即第二开孔C，解决TSV(硅通孔)刻蚀形貌较难控制的问题。

本发明提供一种半导体器件的形成方法，包括：

提供前端器件，所述前端器件包括介质层、嵌设于所述介质层中的金属层以及覆盖所述介质层的第一衬底，所述第一衬底为(110)晶面衬底；

在所述第一衬底上方形成图案化的掩膜层；

以所述图案化的掩膜层为掩膜，干法刻蚀去除部分厚度的所述第一衬底，形成第一开孔；

去除所述图案化的掩膜层；

湿法刻蚀所述第一开孔的侧壁和底部以暴露出所述介质层，形成第二开孔，在垂直于所述第一衬底的截面上，所述第二开孔位于所述第一衬底中的部分的截面形状为矩形。

进一步的，所述第一衬底的厚度大于50μm。

进一步的，所述图案化的掩膜层具有对应所述第一开孔的开口，在垂直于所述第一衬底的截面上，所述开口的截面宽度小于所述第二开孔的截面宽度。

进一步的，湿法刻蚀所述第一开孔采用TMAH溶液，浓度为2.5％～25％，温度为60℃～80℃。

进一步的，在垂直于所述第一衬底的截面上，所述第一开孔的截面形状为倒梯形。

进一步的，所述干法刻蚀反应气体包括：C₁F₈和SF₆，腔室压力为10mTorr～10mTorr，RF电源提供1000瓦～3000瓦的功率，170V～900V的偏置电压，持续时间为800s～1000s。

进一步的，所述前端器件还包括第二衬底，所述介质层形成在所述第二衬底上，所述第二衬底所在晶圆为载体晶圆或器件晶圆，所述第一衬底所在晶圆为器件晶圆。