[发明专利]经改进的插入指令的装置和方法

权利要求书

1.一种处理器，包括：

多个向量寄存器，所述多个向量寄存器包括至少一个源向量寄存器和至少一个目的地寄存器，所述至少一个源向量寄存器用于存储多个紧缩数据元素；以及

指令解码电路，用于对指令进行解码；

执行电路，用于执行由所述指令指定的操作，其中，响应于所述指令解码电路对提取指令解码，所述执行电路用于：分别从第一源寄存器位置和第二源寄存器位置提取至少第一紧缩数据元素和第二紧缩数据元素；以及将所述第一紧缩数据元素和所述第二紧缩数据元素写入目的地寄存器中的第一数据元素位置和第二数据元素位置；

所述执行电路用于：基于被包括在所述提取指令中的立即数来标识要被提取的所述第一紧缩数据元素和所述第二紧缩数据元素。

2.如权利要求1所述的处理器，进一步包括：

指令取出电路，用于从存储器取出所述指令。

3.如权利要求1所述的处理器，进一步包括：

多个核，所述执行电路集成于所述多个核中的第一核，并且第二执行电路集成于所述多个核中的第二核。

4.如权利要求3所述的处理器，进一步包括：

集成于核中的一个或多个核的第一级数据高速缓存和第一级指令高速缓存。

5.如权利要求4所述的处理器，进一步包括：

高速缓存一致性电路，用于维持不同核的L1数据高速缓存之间的一致性。

6.如权利要求1所述的处理器，进一步包括：

转换后备缓冲器，用于存储能由所述执行电路用于将虚拟地址转换为物理地址的虚拟至物理地址转换。

7.如权利要求1所述的处理器，进一步包括：

重排序缓冲器，用于存储源自所述指令的乱序执行的数据。

8.如权利要求1所述的处理器，进一步包括：

寄存器重命名电路，用于标识物理寄存器堆中的源向量寄存器和目的地向量寄存器。

9.一种方法，包括：

由处理器的指令解码电路对指令解码；以及

由所述处理器的执行电路执行由所述指令指定的操作，其中，所述执行包括：响应于所述指令解码电路对提取指令解码，

由所述执行电路分别从第一源寄存器位置和第二源寄存器位置提取至少第一紧缩数据元素和第二紧缩数据元素；以及

由所述执行电路将所述第一紧缩数据元素和所述第二紧缩数据元素写入目的地寄存器中的第一数据元素位置和第二数据元素位置，

其中，要被提取的所述第一紧缩所数据元素和所述第二紧缩数据元素基于被包括在所述提取指令中的立即数来标识。

10.如权利要求9所述的方法，进一步包括：

从存储器取出所述指令。

11.如权利要求9所述的方法，其中，所述处理器进一步包括：

多个核，所述执行电路集成于所述多个核中的第一核，并且第二执行电路集成于所述多个核中的第二核。

12.如权利要求11所述的方法，其中，所述处理器进一步包括：

集成于核中的一个或多个核的第一级数据高速缓存和第一级指令高速缓存。

13.如权利要求12所述的方法，进一步包括：

维持不同核的L1数据高速缓存之间的一致性。

14.如权利要求9所述的方法，进一步包括：

存储能由所述执行电路用于将虚拟地址转换为物理地址的虚拟至物理地址转换。

15.如权利要求9所述的方法，进一步包括：

存储源自所述指令的乱序执行的数据。