[发明专利]SAR模数转换器的亚稳态检测纠正电路及异步SAR模数转换器

权利要求书

1.一种SAR模数转换器的亚稳态检测纠正电路，其特征在于，所述SAR模数转换器的亚稳态检测纠正电路包括比较器、亚稳态检测电路、SAR存储模块和数字编码纠正模块；

所述比较器的比较时钟端与所述亚稳态检测电路的输入端互相连接，所述亚稳态检测电路的输出端与所述数字编码纠正模块的输入端连接，所述SAR存储模块的输出端分别与所述亚稳态检测电路的控制端和所述数字编码纠正模块的数据读取端连接；

所述比较器，用于对输入的DAC正端电压和DAC负端电压进行比较，以产生对应的比较结果；

所述亚稳态检测电路包括比较时间检测模块和N个锁存器，所述比较时间检测模块的输出端分别与每一所述锁存器的输入端连接，每一所述锁存器的输出端分别与所述数字编码纠正模块的输入端连接，用于检测所述比较器的比较时间，并经N个所述锁存器的处理输出亚稳态指示信号至所述数字编码纠正模块，其中，N个锁存器中的N为大于或等于1的整数；

所述SAR存储模块，用于存储所述比较器的输出信号，并输出N组位转换指示信号至N个所述锁存器，且N组所述位转换指示信号与N个所述锁存器一一对应，以及输出原始数据至所述数字编码纠正模块；

所述数字编码纠正模块，用于对所述亚稳态检测电路输出的亚稳态指示信号进行纠正，以输出纠正后的数据或者所述原始数据。

2.如权利要求1所述的SAR模数转换器的亚稳态检测纠正电路，其特征在于，所述SAR模数转换器的亚稳态检测纠正电路还包括ADC输入采样开关，所述ADC输入采样开关与所述比较器的输入端连接，且其采样端与所述SAR存储模块互相连接；

所述ADC输入采样开关，用于在采样时钟Фs采集所述SAR模数转换器的ADC输入信号。

3.如权利要求2所述的SAR模数转换器的亚稳态检测纠正电路，其特征在于，所述SAR模数转换器的亚稳态检测纠正电路还包括电容阵列CDAC，所述电容阵列CDAC连接于所述ADC输入采样开关与所述比较器之间所述电容阵列CDAC的受控端与所述SAR存储模块的控制端连接；

所述SAR存储模块，还用于输出开关控制信号控制所述电容阵列CDAC；

所述电容阵列CDAC，用于将所述ADC输入采样开关采集的ADC输入信号进行转换并保持。

4.如权利要求2所述的SAR模数转换器的亚稳态检测纠正电路，其特征在于，所述SAR模数转换器的亚稳态检测纠正电路还包括RS锁存器，所述RS锁存器的输入端与所述比较器的输出端连接；

所述RS锁存器，用于将所述比较器的输出结果保持在一个比较周期，并输出所述比较器的输出结果至所述SAR存储模块。

5.如权利要求2所述的SAR模数转换器的亚稳态检测纠正电路，其特征在于，所述SAR模数转换器的亚稳态检测纠正电路还包括有效指示信号产生器，所述有效指示信号产生器的输入端连接于所述比较器的输出端；

所述有效指示信号产生器，用于检测所述比较器的输出结果，在所述输出信号达到一个有效逻辑状态时产生一个有效信号。

6.如权利要求5所述的SAR模数转换器的亚稳态检测纠正电路，其特征在于，所述SAR模数转换器的亚稳态检测纠正电路还包括时钟发生器，所述时钟发生器的输入端与所述有效指示信号产生器的输出端连接，所述时钟发生器的输出端分别与所述比较器的控制端和所述比较时间检测模块的输入端连接；

所述时钟发生器，根据采样时钟Фs和接收所述有效指示信号产生器产生的有效信号，产生下一个比较时钟触发信号输出至所述比较器。

7.如权利要求6所述的SAR模数转换器的亚稳态检测纠正电路，其特征在于，所述比较器进行比较的比较时钟为时钟发生器输出的比较时钟触发信号。

8.如权利要求1至7任意一项所述的SAR模数转换器的亚稳态检测纠正电路，其特征在于，N个所述锁存器中的N为模数转换器的量化位数。

9.如权利要求1至7任意一项所述的SAR模数转换器的亚稳态检测纠正电路，其特征在于，所述SAR存储模块为SAR逻辑和数据存储模块。

10.一种异步SAR模数转换器，其特征在于，所述SAR模数转换器包括如权利要求1至9任意一项所述的SAR模数转换器的亚稳态检测纠正电路。